Thesis defence of Deni Germano Alves Neto (RMS team): A Design-Oriented MOSFET Model to Bridge the Gap Between Analog/RF IC Design and Simulation

Deni Germano ALVES NETO - RMS team

Direction of the thesis
Sylvain BOURDEL - Thesis director - Full professor - Grenoble INP / TIMA Laboratory
Carlos GALUP-MONTORO - Thesis co-director - Full professor - UFSC (Brazil)
Marcio CHEREM SCHNEIDER - Thesis co-supervisor - Full professor - UFSC (Brazil)

Rapporteurs
Hamilton KLIMACH - Rapporteur - Full professor - UFRGS (Brazil)
Thierry TARIS - Rapporteur - Full professor - IMS lab, Bordeaux INP

Composition of the jury
Sylvain BOURDEL - Thesis director - Full professor - Grenoble INP / TIMA Laboratory
Carlos GALUP-MONTORO - Thesis co-director - Full professor - UFSC (Brazil)
Marcio CHEREM SCHNEIDER - Thesis co-supervisor - Full professor - UFSC (Brazil)
Hamilton KLIMACH - Rapporteur - Full professor - UFRGS (Brazil)
Thierry TARIS - Rapporteur - Full professor - IMS lab, Bordeaux INP
Pedro TOLEDO - Examinator - Engineer - SYNOPSYS
Florence PODEVIN - Examinator - Full professor - Grenoble INP / TIMA Laboratory
Patrick SCHEER - Examinator - Engineer - STMicroelectronics

Title: A Design-Oriented MOSFET Model to Bridge the Gap Between Analog/RF IC Design and Simulation
Keywords: MOSFET modeling, design-oriented model, analog/RF IC design, analog/RF IC simulation
Abstract: Analog and radio-frequency (RF) integrated-circuit design relies on understanding how transistor dimensions and bias conditions shape gain, noise, linearity, and power consumption. Compact models provided in process design kits (PDKs) support technology-specific simulation, but their complexity can obscure the analytical relationships that guide design decisions. Simpler models preserve this physical insight, yet their approximations can limit accuracy in short-channel devices. This thesis addresses this trade-off by developing charge-based transistor models that connect analytical design to circuit simulation. This thesis develops ACM2 and ACM3, two design-oriented models of the metal-oxide-semiconductor field-effect transistor (MOSFET). ACM2 uses five DC parameters, combining the three long-channel parameters (threshold voltage, specific current, and slope factor) with two short-channel parameters accounting for drain-induced barrier lowering (DIBL) and velocity saturation. DIBL enters through a symmetric threshold-voltage shift, while velocity saturation is incorporated through a saturation-charge formulation covering all inversion levels and both triode and saturation regions. ACM3 retains this structure while introducing gate-bias dependence in the slope factor and DIBL coefficient, together with mobility reduction through an inversion-charge-dependent specific current. The resulting DC formulation uses eight parameters. Automated parameter-extraction procedures were developed to fit the models to device characteristics and facilitate their use by circuit designers. Verilog-A implementations translate the analytical equations into executable circuit models while preserving their physical interpretation. The same source code runs unmodified in both open-source (ngspice) and proprietary (SPECTRE) simulation environments. The current-voltage characteristics and transconductances predicted by the models are validated against silicon measurements of devices fabricated in 130-nm bulk CMOS and 28-nm fully depleted silicon-on-insulator (FD-SOI) technologies. Across the three characterized IHP devices, the extracted ACM3 cards achieve minimum relative root-mean-square current errors of 3.7% for transfer characteristics and 0.9% for output characteristics. Gummel symmetry tests show smooth current derivatives through fifth order around zero drain bias for both models under the tested conditions. Capacitance reciprocity and symmetry, M2M current division, tree-top, and harmonic tests further assess physical consistency. OpenVAF compilation and representative analog, digital, and RF simulation benchmarks assess computational cost. Finally, the ACM models are assessed in representative analog/RF integrated circuits by comparing their simulation results with those obtained using the corresponding PDK models. Two RF circuit demonstrators connect transistor sizing and bias selection to circuit performance. For the 28-nm FD-SOI resistive-feedback low-noise amplifier at 1.5 GHz, ACM2-based analytical predictions differ from measurements by 1.5 dB in buffer-de-embedded gain and 0.46 dB in noise figure. For the simulated 130-nm LC voltage-controlled oscillator at 2.45 GHz, ACM3 differs from the PDK reference model by 1.3% in amplitude and 0.04 dB in estimated phase noise at a 1-MHz offset. Comparisons with measurements and PDK simulations identify the limits of agreement. Together, these contributions establish a design methodology in which the same charge-based transistor model supports analytical sizing and circuit simulation, preserving the connection between device physics, design decisions, and circuit performance.

Titre : Un modèle de MOSFET orienté conception pour faire le lien entre la conception et la simulation de circuits intégrés analogiques et RF
Mots-clés : MOSFET modeling, design-oriented model, analog/RF IC design, analog/RF IC simulation
Résumé : La conception de circuits intégrés analogiques et radiofréquences (RF) repose sur la compréhension des relations entre les dimensions des transistors, la polarisation, le gain, le bruit, la linéarité et la consommation. Les modèles compacts des kits de conception technologique (PDK) permettent des simulations propres à chaque technologie, mais leur complexité peut masquer les relations analytiques qui guident la conception. Les modèles simplifiés préservent cette compréhension physique, mais peuvent perdre en précision pour les dispositifs à canal court. Cette thèse développe des modèles fondés sur la charge reliant la conception analytique et la simulation de circuits. ACM2 et ACM3 sont deux modèles de conception du transistor à effet de champ métal-oxyde-semi-conducteur (MOSFET). ACM2 utilise cinq paramètres en régime continu : trois paramètres de canal long (tension de seuil, courant spécifique et facteur de pente) et deux paramètres décrivant l'abaissement de la barrière induit par le drain (DIBL) et la saturation de la vitesse. Le DIBL intervient par un décalage symétrique de la tension de seuil ; la saturation de la vitesse repose sur une formulation de la charge de saturation couvrant tous les niveaux d'inversion ainsi que les régions de triode et de saturation. ACM3 conserve cette structure, avec un facteur de pente et un coefficient de DIBL dépendant de la polarisation de grille, ainsi qu'une réduction de la mobilité via un courant spécifique dépendant de la charge d'inversion. Il utilise huit paramètres en régime continu. Des procédures d'extraction automatisées ajustent les modèles aux caractéristiques des dispositifs et facilitent leur utilisation par les concepteurs. Les implémentations en Verilog-A traduisent les équations en modèles exécutables, préservent leur interprétation physique et s'exécutent sans modification dans ngspice (à code source ouvert) et SPECTRE (propriétaire). Les caractéristiques courant-tension et les transconductances sont validées par des mesures sur silicium, en technologie CMOS sur substrat massif de 130 nm et en silicium sur isolant totalement déplété (FD-SOI) de 28 nm. Les jeux de paramètres ACM3 extraits pour les trois dispositifs IHP caractérisés donnent des erreurs relatives sur le courant, évaluées par la racine carrée de l'erreur quadratique moyenne (RMSE), dont les minima sont de 3,7 % pour les caractéristiques de transfert et de 0,9 % pour celles de sortie. Les tests de Gummel montrent des dérivées du courant régulières jusqu'au cinquième ordre autour d'une polarisation de drain nulle, pour les deux modèles dans les conditions testées. La réciprocité et la symétrie des capacités, ainsi que les tests de division de courant M2M, « tree-top » et d’harmoniques, évaluent la cohérence physique. La compilation avec OpenVAF et des bancs d'essai analogiques, numériques et RF permet d'évaluer le coût de calcul. Les simulations de circuits analogiques et RF sont comparées à celles des modèles PDK correspondants. Deux démonstrateurs RF relient le dimensionnement, la polarisation et les performances. Pour l'amplificateur à faible bruit à contre-réaction résistive en FD-SOI 28 nm à 1,5 GHz, les prédictions analytiques d'ACM2 s'écartent des mesures de 1,5 dB pour le gain corrigé de l'effet de l'étage tampon et de 0,46 dB pour le facteur de bruit. Pour l'oscillateur LC commandé en tension simulé en 130 nm à 2,45 GHz, ACM3 s'écarte du modèle de référence du PDK de 1,3 % en amplitude et de 0,04 dB pour le bruit de phase estimé à 1 MHz de la porteuse. Ces comparaisons déterminent les limites de concordance. L'ensemble établit une méthodologie où un même modèle fondé sur la charge permet le dimensionnement analytique et la simulation, tout en reliant la physique des dispositifs, le choix de conception et les performances des circuits.