- Share
- Share on Facebook
- Share on X
- Share on LinkedIn
Thesis defence / AMfoRS
On January 24, 2023
Ioana VATAJELU - AMfoRS team
HDR thesis : habilitation to conduct research
Thèse HDR : habilitation à diriger des recherches
Composition of the jury
Ian O'CONNOR - Full professor - Ecole Centrale de Lyon (France)
Georges GIELEN - Rapporteur - Full professor - KU Leuven (Belgium)
Sylvain GUILLEY - Rapporteur - Full professor - Telecom ParisTech (France)
Damien QUERLIOZ - Rapporteur - CNRS researcher - Université Paris-Saclay (France)
Skandar BASROUR - Full professor - TIMA Laboratory (France)
Monica BURRIEL - CNRS researcher - LMGP (France)
Luigi DILILLO - CNRS researcher - LIRMM (France)
HDR thesis : habilitation to conduct research
Thèse HDR : habilitation à diriger des recherches
Composition of the jury
Ian O'CONNOR - Full professor - Ecole Centrale de Lyon (France)
Georges GIELEN - Rapporteur - Full professor - KU Leuven (Belgium)
Sylvain GUILLEY - Rapporteur - Full professor - Telecom ParisTech (France)
Damien QUERLIOZ - Rapporteur - CNRS researcher - Université Paris-Saclay (France)
Skandar BASROUR - Full professor - TIMA Laboratory (France)
Monica BURRIEL - CNRS researcher - LMGP (France)
Luigi DILILLO - CNRS researcher - LIRMM (France)
Emerging Memories for Dependable Computing
Keywords: CMOS Memories, Emerging Memories, non-Von Neumann Computing, Reliability, IC Test, Security Primitives
My main research skills are related to dependability, test, fault tolerance and reliability of digital systems. At the beginning of my research carrier, these skills were applied to CMOS memories (SRAMs and DRAMs) and then extended to emerging memories (Magnetic and Resistive RAMs).
This research was conducted in a context where conventional Von-Neumann architectures and memories are no longer likely to fulfil all the needs of modern applications, due to inherent technological and conceptual limitations.
Hence, in order to be at the forefront of the electronic industry in terms of design and manufacturing capabilities, I focussed my research and innovation efforts on study of novel non-Von Neumann architectures enabled by emerging technology devices.
Moreover, manufacturing induced variability, defects, stochastic effects, and aging degradation can cause important variations of the electrical characteristics of fabricated devices which can lead to device failure.
So naturally, my research activity is focused on identifying the main dependability issues faced by memory-centered ICs and developing suitable test techniques for their detection and design solutions for their mitigation.
Aside from reliability, an important aspect of device dependability is related to hardware security.
Security systems use cryptographic protocols, frequently built on low-level cryptographic algorithms and primitives, such as Physically Unclonable Functions (PUFs) and True Random Number Generators (TRNGs).
The Physically Unclonable Functions (PUFs) are emerging primitives exploited to implement low-cost authentication protocols and cryptographic primitives, such as secure key generators, key storing and one-way functions.
State-of-the-art PUF solutions are memory-based and have piqued my interest, leading me to conduct research in the area of design, evaluation and optimization of PUFs and TRNGs.
In this HDR presentation, I will give an overview of my research activities up-to-date, I will briefly present the main results I have obtained in each of these four main topics, and I will introduce the audience to my research project.
Mémoires émergentes pour les architectures de calcul fiable
Mots-clés : Mémoires CMOS, Mémoires émergentes, Calcul non-Von Neumann, Fiabilité, Test, Sécurité du matériel
Mes principales compétences de recherche sont liées à la sûreté de fonctionnement, au test, à la tolérance aux fautes et à la fiabilité des systèmes numériques.
Au début de ma carrière de chercheur, ces compétences ont été appliquées aux mémoires CMOS (SRAMs et DRAMs), puis étendues aux mémoires émergentes (RAMs magnétiques et résistives).
Ces recherches ont été menées dans un contexte où les architectures et les mémoires Von-Neumann conventionnelles ne sont plus susceptibles de répondre à tous les besoins des applications modernes, en raison de limitations technologiques et conceptuelles inhérentes.
Par conséquent, afin d'être à la pointe de l'industrie électronique en termes de capacités de conception et de fabrication, j'ai concentré mes efforts de recherche et d'innovation sur l'étude de nouvelles architectures non Von Neumann rendues possibles par les dispositifs émergents.
De plus, la variabilité induite par la fabrication, les défauts, les effets stochastiques et la dégradation due au vieillissement peuvent entraîner d'importantes variations des caractéristiques électriques des dispositifs fabriqués, ce qui peut conduire à leur défaillance. Il est donc naturel que mon activité de recherche se concentre sur l'identification des principaux problèmes de fiabilité rencontrés par les nouveaux circuits intégrés, sur le développement de techniques de test appropriées pour leur détection et sur la conception de solutions pour les atténuer.
Un autre aspect important de la fiabilité est lié à la sécurité du matériel.
Les systèmes de sécurité utilisent des protocoles cryptographiques, souvent construits sur des algorithmes et des primitives cryptographiques de bas niveau, tels que les fonctions physiquement inclinables (PUF) et les générateurs de nombres aléatoires (TRNG).
Les solutions PUF de pointe sont basées sur la mémoire et ont suscité mon intérêt, ce qui m'a conduit à mener des recherches dans le domaine de la conception, de l'évaluation et de l'optimisation des PUF et des TRNG.
Dans cette présentation HDR, je donnerai un aperçu de mes activités de recherche jusqu'à présent, je présenterai brièvement les principaux résultats que j'ai obtenus dans chacun de ces quatre sujets principaux, et je présenterai à l'auditoire mon projet de recherche.
Mots-clés : Mémoires CMOS, Mémoires émergentes, Calcul non-Von Neumann, Fiabilité, Test, Sécurité du matériel
Mes principales compétences de recherche sont liées à la sûreté de fonctionnement, au test, à la tolérance aux fautes et à la fiabilité des systèmes numériques.
Au début de ma carrière de chercheur, ces compétences ont été appliquées aux mémoires CMOS (SRAMs et DRAMs), puis étendues aux mémoires émergentes (RAMs magnétiques et résistives).
Ces recherches ont été menées dans un contexte où les architectures et les mémoires Von-Neumann conventionnelles ne sont plus susceptibles de répondre à tous les besoins des applications modernes, en raison de limitations technologiques et conceptuelles inhérentes.
Par conséquent, afin d'être à la pointe de l'industrie électronique en termes de capacités de conception et de fabrication, j'ai concentré mes efforts de recherche et d'innovation sur l'étude de nouvelles architectures non Von Neumann rendues possibles par les dispositifs émergents.
De plus, la variabilité induite par la fabrication, les défauts, les effets stochastiques et la dégradation due au vieillissement peuvent entraîner d'importantes variations des caractéristiques électriques des dispositifs fabriqués, ce qui peut conduire à leur défaillance. Il est donc naturel que mon activité de recherche se concentre sur l'identification des principaux problèmes de fiabilité rencontrés par les nouveaux circuits intégrés, sur le développement de techniques de test appropriées pour leur détection et sur la conception de solutions pour les atténuer.
Un autre aspect important de la fiabilité est lié à la sécurité du matériel.
Les systèmes de sécurité utilisent des protocoles cryptographiques, souvent construits sur des algorithmes et des primitives cryptographiques de bas niveau, tels que les fonctions physiquement inclinables (PUF) et les générateurs de nombres aléatoires (TRNG).
Les solutions PUF de pointe sont basées sur la mémoire et ont suscité mon intérêt, ce qui m'a conduit à mener des recherches dans le domaine de la conception, de l'évaluation et de l'optimisation des PUF et des TRNG.
Dans cette présentation HDR, je donnerai un aperçu de mes activités de recherche jusqu'à présent, je présenterai brièvement les principaux résultats que j'ai obtenus dans chacun de ces quatre sujets principaux, et je présenterai à l'auditoire mon projet de recherche.
Date
On January 24, 2023
Complément date
24/01/2023 - 15:00
Localisation
Complément lieu
Grenoble INP - Viallet site - Room T312 (TIMA)
The defence will also be available via Zoom: https://univ-grenoble-alpes-fr.zoom.us/j/97999808733?pwd=UW0yMXpic01YMTdIM1pjWDB3Y1dCUT09
- Share
- Share on Facebook
- Share on X
- Share on LinkedIn