Thesis defence of Sana Ibrahim (RMS team): Harmonic Rejection N-Path Mixers Based on the Control of Duty Cycle and Delay of Clock Signals for Low-Power Receivers Applications

Sana IBRAHIM - RMS team

Direction of the thesis
Florence PODEVIN - Thesis director - Full professor - Grenoble INP/TIMA
Laurent FESQUET - Co-thesis director - Associate professor - Grenoble INP/TIMA
Sylvain BOURDEL - Co-thesis supervisor - Full professor - Grenoble INP/TIMA

Composition of the jury
Florence PODEVIN - Thesis director - Full professor - Grenoble INP/TIMA
Sylvain BOURDEL - Co-thesis supervisor - Full professor - Grenoble INP/TIMA
Hervé BARTHÉLÉMY - Rapporteur - Full professor - Université Aix-Marseille
Anthony GHIOTTO - Rapporteur - Associate professor - Bordeaux INP
Salvador MIR - Examinator - Research director - CNRS/TIMA
Rémy VAUCHÉ - Examinator - Associate professor - Université Aix-Marseille
Laurent FESQUET - Guest - Associate professor - Grenoble INP/TIMA

Title: Harmonic Rejection N-Path Mixers Based on the Control of Duty Cycle and Delay of Clock Signals for Low-Power Receivers Applications
Keywords: Harmonic Rejection,wideband,low power,N-path mixers,FDSOI 28-nm,duty cycle and delay
Abstract: The rapid growth in wireless communications has led to the development of a wide range of communication standards, such as GSM, Bluetooth, and Wi-Fi. These standards have emerged to meet specific needs, from cellular communication and short-range data exchange to high-speed internet access. However, the coexistence of multiple standards has introduced significant challenges, particularly in terms of ensuring flawless integration and user convenience. As a result, there is a growing interest in developing a universal receiver that can operate across these diverse standards, providing a more integrated and user-friendly communication experience. Their flexibility and programmability make software-defined radios (SDRs) well-suited to the goal of universal radio systems. However, realizing a practical universal receiver involves overcoming several technical hurdles. Key among these are the need to achieve high harmonic rejection to minimize interference, reduce power consumption to extend battery life and maintain a low noise figure to ensure signal clarity. This thesis addresses these challenges by proposing and exploring the design of a widely tunable RF front-end based on harmonic rejection N-path mixer (HR-NPM) that is compatible with multi-standard communication approaches. One of the main interests of using N-path mixer precisely comes from its passive behavior, as being constituted only from switches and capacitors. Meanwhile, the innovative aspect of our proposed design lies in its architecture, which achieves harmonic rejection through precise control of the duty cycle and delay of the clock signals, thus reducing the complexity in terms of gain control before mixing. By adjusting these parameters, the receiver can effectively filter out unwanted harmonics, thereby improving signal integrity. The proposed HR-NPM design is implemented using the 28-nm fully depleted silicon on insulator (FDSOI) technology from ST Microelectronics. Two solutions are proposed. The first concerns a mixer where an equivalent HR-10PM enabling to reject till the 8th harmonic as the conventional HR-10PM, but showing the same complexity as an HR-8PM, has been measured. It shows very good mixing performance with harmonic rejection of 48, 49, and 46 dB for the 3rd, 5th, and 7th harmonics while consuming only 22 mW with a noise figure of 13 dB and a conversion gain of 13 dB. The second solution has been designed and focuses on only one path. It shows the same complexity as an HR-6PM while having the same harmonic rejection as an HR-8PM. At the post-layout simulation (PLS) level, it presents a harmonic rejection > 45 dB for the 3rd and 5th harmonics, it is expected to consume 10 mW, to have a noise figure of 7.5 dB, assorted with a conversion gain of 31 dB.

Titre : Mélangeurs à N-chemin à réjection d'harmonique basée sur le contrôle du rapport cyclique et du délai des signaux d'horloge pour des applications de récepteurs faible consommation
Mots-clés : Rejection d'harmoniques,Large bande,faible consommation,mélangeurs N-chemin,FDSOI 28-nm,rapport cyclique et retard
Résumé : La croissance rapide des communications sans fil a conduit au développement d'une large gamme de standards de communication, tels que le GSM, le Bluetooth et le Wi-Fi. Chacun de ces standards répond à un besoin particuliers divers, depuis la communication cellulaire jusqu’à l'échange de données à courte portée en passant par l'accès Internet haut débit. Faire coexister de multiples standards n’est pas sans défi, notamment en termes d'intégration et d’aisance d’utilisation. C’est pourquoi on observe un intérêt croissant pour le développement de récepteurs universels supportant ces différents standards. De par leur flexibilité et leur facilité de programmation les radios logicielles (SDR pour software defined radios) sont bien taillées pour répondre à l'objectif des systèmes de radio universelles. Cependant, réaliser un tel récepteur, en pratique, suppose de surmonter plusieurs obstacles techniques. Parmi ceux-ci, il faut déjà une haute réjection des harmoniques afin de minimiser les interférences ; il faut aussi réduire la consommation d'énergie pour prolonger l’autonomie de la batterie ; enfin il faut maintenir un faible facteur de bruit pour garantir un signal de bonne qualité. Cette thèse propose de relever ces défis en par la conception d'un front-end RF largement accordable basé sur un mélangeur N-chemin à réjection d'harmoniques (HR-NPM) compatible avec les approches de communication multi-standards. L'un des principaux intérêts du mélangeur N-chemin provient de son comportement passif. En effet, il est constitué uniquement d'interrupteurs et de capacités. Par ailleurs, nous proposons dans cette étude une architecture innovante permettant de rejeter les harmoniques indésirables par un contrôle précis du rapport cyclique et du retard des signaux d'horloge commandant les commutateurs, réduisant ainsi la complexité en termes de contrôle de gain avant de mélanger les signaux. En ajustant ces paramètres, le récepteur peut efficacement filtrer les harmoniques non voulus, améliorant ainsi l'intégrité du signal. Pour l’implémentation de nos circuits, nous avons recours à la technologie FDSOI (fully depleted silicon on insulator) 28 nm de ST Microelectronics. Deux solutions sont proposées. La première repose sur un mélangeur HR-10PM équivalent permettant de rejeter jusqu'au 8ème harmonique comme le HR-10PM conventionnel. Ce mélangeur, qui présente la même complexité qu'un HR-8PM, a été mesuré présentant de très bonnes performances de mélange avec une réjection harmonique égale à 48, 49 et 46 dB pour les 3ème, 5ème et 7ème harmoniques, tout en ne consommant que 22 mW avec un facteur de bruit de 13 dB et un gain de conversion de 13 dB. La deuxième solution ne présente qu’un seul chemin. Elle offre la même complexité qu'un HR-6PM tout en ayant la même réjection d’harmonique qu'un HR-8PM. Après simulation post-layout (PLS), une rejection > 45 dB pour les 3ème et 5ème harmoniques, une consommation de 10 mW, un facteur de bruit de 7,5 dB et un gain de conversion de 31 dB ont été obtenus.