Thesis defence of Eduardo Tomasi Ribeiro (MADMAX team): Single address space for 128-bit massively parallel computers

Eduardo TOMASI RIBEIRO - MADMAX team

Thesis direction
Frédéric PÉTROT - Thesis director - Full professor - TIMA Laboratory
Christian FABRE - Thesis co-director - Research engineer - CEA
Cesar FUGUET TORTOLERO - Thesis co-supervisor - Researcher - TIMA Laboratory

Rapporteurs
Kevin MARTIN - Rapporteur - Full professor - Université Bretagne Sud
David CASTELLS-RUFAS - Rapporteur - Associate professor - Universitat Autonoma de Barcelona

Composition of the jury
Frédéric PÉTROT - Thesis director - Full professor - TIMA Laboratory
Kevin MARTIN - Rapporteur - Full professor - Université Bretagne Sud
David CASTELLS-RUFAS - Rapporteur - Associate professor - Universitat Autonoma de Barcelona
Arnaud LEGRAND - Examinator - Research Director - CNRS Alpes
Gaël THOMAS - Examinator - Research Director - Centre INRIA de Saclay
Vania MARANGOZOVA - Examinator - Full professor - Université Grenoble Alpes

Title: Single address space for 128-bit massively parallel computers 
Keywords: virtual, address, parallel, computers
Abstract: The generalization of a hierarchical organization of HPC machines into nodes of several dozen computing cores interconnected by a high-performance communication network has fragmented operating systems and greatly complicated the writing of applications. The proposalof a 128 bit processor architecture by the RISC-V community offers the possibility of reinterpreting the fundamental concepts in view ofthese fundamental changes in the structure of the machines. In particular, this proposal offers the opportunity to rethink memoryaddressing at the scale of the entire machine, and not locally at the level of each node.The purpose of this thesis will be to study the opportunities thus offered, to propose strategies for managing a 128-bit addressing space onthe scale of the machine, and to evaluate its technical feasibility, hardware and software and expected performance.

Titre : Espace d’adressage unifié pour les calculateurs massivement parallèles à 128 bits
Mots-clés : calculateurs, unifié, parallèles, adressage
Résumé : La généralisation d’une organisation hiérarchique des machines HPC en nœuds de plusieurs douzaines de cœurs de calculsinterconnectés par un réseau de communication à haute performance a morcelé les systèmes d’exploitation et a complexifié fortementl’écriture des applications. La proposition d’une architecture de processeur 128 bit par la communauté RISC-V offre la possibilité deréinterpréter les concepts fondamentaux au vu de ces évolutions de fond de la structure des machines. Cette proposition offre notammentl’occasion de repenser l’adressage mémoire à l’échelle de toute la machine, et non localement au niveau de chaque nœud.L’objet de cette thèse sera d’étudier les opportunités ainsi offertes, de proposer des stratégies de gestion d’un espace d’adressage 128bits à l’échelle de la machine, et d’en évaluer la faisabilité technique, matérielle et logicielle, et les performances visées.