Thesis defence of Chandana Deshpande (SLS team): Building an Efficient 128-bit General Purpose Processor

Chandana DESHPANDE - SLS team

Thesis direction
Frédéric PÉTROT - Thesis director - Full professor - TIMA Lab. - Grenoble INP-UGA
Arthur PERAIS - Co-thesis supervisor - Research project manager - TIMA Lab. - CNRS Délégation Alpes

Rapporteurs
Vianney LAPÔTRE - Rapporteur - Associate professor - Université Bretagne Sud
David NOVO - Rapporteur - HDR Research project manager - CNRS Délégation Occitanie Est

Composition of the jury
Frédéric PÉTROT - Thesis director - Full professor - TIMA Lab. - Grenoble INP-UGA
Vianney LAPÔTRE - Rapporteur - Associate professor - Université Bretagne Sud
David NOVO - Rapporteur - HDR Research project manager - CNRS Délégation Occitanie Est
Abdoulaye GAMATIÉ - Examinator - Research director - CNRS Délégation Occitanie Est
Pascal SAINRAT - Examinator - Full professor - Université Toulouse 3
Frédéric ROUSSEAU - Examinator - Full professor - Université Grenoble Alpes
Arthur PERAIS - Guest - Research project manager - TIMA Lab. - CNRS Délégation Alpes

Title: Building an Efficient 128-bit General Purpose Processor
Keywords: General-purpose processors, Clustered microarchitecture, Dynamic steering, Backward address slice, Region based compression scheme, RISC-V
Abstract: The goal of the Maplurinum project is to build the next generation computer, which notably entails increasing the address space (e.g., to 128-bit) in order to allow any process to access a gigantic amount of data. This can notably allow the unification of storage and memory, allowing data to be accessed with load and store instructions regardless of it actual location (memory, storage, peripheral, etc.).
Within the processor, going to 128-bit has a significant impact. First, general purpose registers must double in size in order to implement 128-bit arithmetic to manipulate 128-bit addresses. This impacts the area and power consumption of the register file, the functional units, the bypass network, etc. This hardware overhead is paid even if a user simply ported (recompiled) a program written for a 64-bit machine to this new 128-bit machine, even if the program does not make use of the larger address space. Moreover, there exists a performance cost since pointers now occupy 128 bits, meaning that the footprint of pointers in memory (and in cache memory) is doubled.
The goal of this Ph.D. thesis is to quantify the impact of the move from 64-bit to 128-bit on central processor (CPU) performance and power consumption, and to propose microarchitectural solutions to significantly reduce this impact. The project will use the open-source RISC-V ISA [1], as it already features a 128-bit extension and will let us add new instructions easily.

Titre : Définition d'un processeur généraliste 128-bit
Mots-clés : Processeurs à usage général, Micro-architecture en cluster, Steering dynamique, Chaîne de dépendance via adresse, Schéma de compression basé sur la région, RISC-V
Résumé : Le projet ANR Maplurinum vise à construire la machine du futur, ce qui passe notamment par l’augmentation de l’espace d’adressage (e.g., 128-bit) afin de permettre à n’importe quel processus d’avoir accès à une quantité de données gigantesque. Cela peut notamment permettre d’unifier mémoire et stockage, et donc d’accéder à une donnée, quelle que soit sa provenance (mémoire centrale, stockage, périphérique, etc.), via une instruction load ou store et une adresse.
Au niveau du processeur central, ce passage à 128-bit a un impact certain. D’une part, les registres “généralistes” doivent doubler en taille afin de permettre d’implanter l’arithmétique sur 128-bit pour manipuler des adresses 128-bit. Cela a un impact sur la taille et la consommation du fichier de registres, des unités fonctionnelles, du réseau de bypass, etc. Ce surcoût matériel se paie même si l’utilisateur a simplement porté (recompilé) un programme écrit pour une machine 64-bit vers cette nouvelle machine 128-bit (et n’utilise donc pas vraiment 128-bit). De plus, il existe un surcoût en performance puisque les pointeurs font maintenant 128-bit, c’est-à-dire qu’ils occupent deux fois plus d’espace en mémoire et donc aussi dans la mémoire cache.
L’objectif de cette thèse est donc de quantifier l’impact du passage de 64-bit à 128-bit sur la performance et la consommation du processeur central (CPU), et de proposer des solutions pour réduire cet impact. On utilisera pour cela le jeu d’instructions open-source RISC-V [1], qui propose déjà une extension pour le 128-bit et permet d’ajouter de nouvelles instructions de manière simple.