HDR thesis defence of Arthur Perais (MADMAX team): High-Performance General Purpose Microarchitectures

Arthur PERAIS - MADMAX team
HDR thesis : habilitation to conduct research
Thèse HDR : habilitation à diriger des recherches

Composition of the jury
Isabelle PUAUT - Rapporteure - Full professor - Université de Rennes
Lieven EECKHOUT - Rapporteur - Full professor - Ghent University (Belgium)
Ramon CANAL - Rapporteur - Full professor - Universitat Politècnica de Catalunya (Spain)
Kevin MARTIN - Examinator - Full professor - Université de Bretagne Sud
Florent DUPONT DE DINECHIN - Examinator - Full professor - INSA Lyon
David MONNIAUX - Examinator - Research director - CNRS
André SEZNEC - Guest - Fellow - SiFive
 

Abstract: Although general purpose processors are orders of magnitude less energy efficient than dedicated accelerators on specific tasks, they remain the workhorse of modern computing, and the only reasonable option for workloads with complex control flow and data access patterns. The work presented in this manuscript generally focuses on microarchitectural techniques that improve performance, and are relevant in a setting where latency is the prime concern. These techniques rely on various speculation-based algorithms that improve instruction delivery to the processor, or reduce execution latency. This manuscript also considers possible needs of future workloads and notably proposes a possible 128-bit microarchitecture.

Titre : Microarchitectures généralistes haute-performance
Mots-clés : Calcul généraliste, calcul haute performance, microarchitecture
Résumé : Bien que les processeurs généralistes soient significativement moins efficace énergétiquement que les accélérateurs matériels sur des tâches spécifiques, il restent la bête de somme du calcul moderne, et la seule véritable option pour les algorithmes possédant un flot de contrôle et/ou des motifs d’accès aux données complexes. Les travaux présentés dans ce manuscript portent sur des techniques microarchitecturale qui visent à améliorer la performance, et sont pertinentes dans un contexte où la latence est la principale métrique considérée. Ces techniques se basent sur la spéculation pour accélérer la récupération d’instructions depuis la mémoire, ou pour réduire la latence d’exécution des instructions. Ce manuscrit considère de plus les besoins potentiels de futurs algorithmes et propose notamment une possible microarchitecture 128-bit.