Publications

Publications

Recherche

Recherche

Auteur
hors TIMA
Équipe :

Mot clé
Type de publications
Tous
Sélectionne/déselectionne tous les types de publications
Journal art.
International National Tous
 Brevets  Conférences invitées
Conference art.
International National Tous
Chapitres de livre  Livres & Éditions Ouvrages
 Autres communications
 Logiciels  Thèses
 
 année
 

106 résultats

  12 Revues internationales
   1 Brevets
   3 Conférences invitées
  55 Conférences internationales
   4 Chapitres de livre
   2 Livres & Éditions Ouvrages
   3 Revues nationales
  17 Conférences nationales
   1 Autres communications
   7 Rapports
   1 Thèses

12 Revues internationales

 1 Bourge A., Muller O., Rousseau F., Generating Efficient Context-Switch Capable Circuits Through Autonomous Design Flow, ACM Transactions on Reconfigurable Technology and Systems (TRETS) , Ed. ACM IEEE, Vol. 10, No. 1, pp. 9, DOI: 10.1145/2996199, 2016
 
 2 Alcantara O., Fresse V., Rousseau F., Sheibanyrad H., Synthesis of Dependency-aware Traffic Gererators from NoC Simulation Traces, Journal of Systems Architecture (JSA), Ed. Elsevier, Vol. 71, pp. 102-113, DOI: 10.1016/j.sysarc.2016.10.004, novembre 2016
 
 3 Paolucci P.S., Biagoni A., Murillo L.G., Rousseau F., Schor L., Tosoratto L., Bacivarov I., Buecs R.L., Deschamps Cl., El-Antably A., Ammendola R., Fournel N., Frezza O., Leupers R., Lo Cicero F., Lonardo A., Martinelli M., Pastorelli E., Rai D., Rossetti D., Simula F., Thiele L., Vicini P., Weinstock J.H., Dynamic many-process applications on many-tile embedded systems and HPC clusters: The EURETILE programming environment and execution platfor, Journal of Systems Architecture (JSA), Ed. Elsevier, Vol. 69, pp. 29-53, DOI: 10.1016/j.sysarc.2015.11.008, septembre 2016
 
 4 Fresse V., Combes C., Payet M., Rousseau F., Mathematical Modeling for NoC resources Estimation on FPGA, International Journal of Computing and Digital Systems, Ed. University of Bahrain, Vol. 5, No. 2, pp. 1-4, DOI: 10.12785/ijcds/05 0 2 0 4, mars 2016
 
 5 Butt S., Mancini S., Rousseau F., Lavagno L., Design of a pseudo-log image transform hardware accelerator in a high-level synthesis-based memory management framework, Journal of Electronic Imaging, Ed. SPIE, Vol. 23, No. 2, pp. 053012, DOI: 10.1117/1.JEI.23.5.053012, septembre 2014
 
 6 Prost-Boucle A., Muller O., Rousseau F., Fast and Standalone Design Space Exploration for High-Level Synthesis under Resource Constraints, Journal of Systems Architecture (JSA), Ed. Elsevier, Vol. 60, No. 1, pp. 79-93, DOI: 10.1016/j.sysarc.2013.10.002, janvier 2014
 
 7 Metzger M., Anane A., Rousseau F., Vachon J., Aboulhamid E.M., Introspection Mechanisms for Runtime Verification in a System-Level Design Environment, Microelectronics journal, Ed. Elsevier, Vol. 40, No. 7, pp. 1124-1134, DOI: 10.1016/j.mejo.2008.04.010, janvier 2009
 
 8 Popovici K., Guérin X., Rousseau F., Paolucci P.S., Jerraya A. A., Platform based software design flow for heterogeneous MPSoC, Transactions on Embedded Computing Systems (TECS), Ed. ACM, NY, USA, Vol. 7, No. 4, pp. 27-50, DOI: 10.1145/1376804.1376807, janvier 2008
 
 9 Lapalme J., Aboulhamid E.M., Nicolescu G., Rousseau F., Separating modeling and simulation aspects in hardware/software framework-based modeling languages , The Arabian Journal for Science and Engineering, Vol. 32, No. 2C, pp. 41 - 60, décembre 2007
 
10 Senouci B., Bouchhima A., Rousseau F., Jerraya A. A., Prototyping Multiprocessor System-on-Chip Applications: A Platform-Based Approach, IEEE Distrubuted Systems Online, Ed. IEEE, Vol. 8, No. 5, pp. 2, DOI: 10.1109/MDSO.2007.28 , janvier 2007
 
11 Sasongko A., Baghdadi A., Rousseau F., Jerraya A. A., Towards SoC Validation Through Prototyping: A Systematic Approach Based on Reconfigurable Platform, Design Automation for Embedded Systems, Ed. Springer , Vol. 8, No. 2, pp. 155-171, DOI: 10.1023/B:DAEM.0000003960.00662.d7, juin 2003
 
12 Freund L., Israel M., Rousseau F., Berge J.M., Auguin M., Belleudy C., Gogniat G., A codesign experiment in acoustic echo cancellation: GMDFα, Transactions on Design Automation of Electronic Systems (TODAES), Ed. ACM, NY, USA, Vol. 2, No. 4, pp. 365-383 , DOI: 10.1145/268424.268433, octobre 1997
 
remonter

1 Brevets

1 France-Pillois M., Guthmuller E., Martin J., Rousseau F., Lock manager for multi-core architectures, No. 1858803, 26 septembre 2018
 
remonter

3 Conférences invitées

1 Rousseau F., Communication Consistency for Hardware Context Switch on Heterogeneous FPGAs, Invited paper, 18th International Forum on MPSoC (MPSoC'2018), Salt Lake City, UNITED STATES, 29 juillet au 3 août 2018
 
2 Rousseau F., Accurate Study and Optimization of Synchronization Barriers in a NoC based MPSoC Architecture, Invited Talk, Forum MPSoC 2017, Annecy, FRANCE, 2 au 7 juillet 2017
 
3 Rousseau F., Efficient Hardware Context-Switch for Task Migration between Heterogeneous FPGA, Invited Talk, 16th International Forum on MPSoC, Nara, JAPAN, 11 au 15 juillet 2016
 
remonter

55 Conférences internationales

 1 France-Pillois M., Martin J., Rousseau F., Accurate MPSoC prototyping platform and methodology for the studying of the Linux synchronization barrier slowdown issues, International Symposium on Rapid System Prototyping (RSP'2018), pp. 56-62, Torino, ITALY, 4 au 5 octobre 2018
 
 2 France-Pillois M., Martin J., Rousseau F., Linux Synchronization Barrier on MPSoC: Hardware/Software Accurate Study and Optimization, International Conference on Application-Specific Systems, Architectures and Processors (ASAP 2018), pp. 1-4, Milano, ITALY, DOI: doi.org/10.1109/ASAP.2018.8445120, 10 au 12 juillet 2018
 
 3 France-Pillois M., Martin J., Rousseau F., Optimization of the GNU OpenMP Synchronization Barrier in MPSoC, International Conference of Architecture of Computing Systems (ARCS'2018), pp. 57-69, Braunschweig, GERMANY, DOI: doi.org/10.1007/978-3-319-77610-1_5, 9 au 12 avril 2018
 
 4 Wicaksana A., Bourge A., Muller O., Sasongko A., Rousseau F., Prototyping Dynamic Task Migration on Heterogeneous Reconfigurable Systems, 28th International Symposium on Rapid System Prototyping: Shortening the Path from Specification to Prototype (RSP 2017), pp. 16-22, Seoul, KOREA, 19 au 20 octobre 2017
 
 5 Alcantara O., Costa W., Fresse V., Rousseau F., A survey of NoC evaluation platforms on FPGAs, International Conference on Field-Programmable Technology, Xi'an, CHINA, 7 au 9 décembre 2016
 
 6 Wicaksana A., Prost-Boucle A., Muller O., Rousseau F., Automated Non-Regression Testing for Accelerator Prototyping on FPGA, International symposium on Rapid System Prototyping (RSP'16), pp. 45-51, Pittsbrugh, UNITED STATES, 6 au 7 octobre 2016
 
 7 Pontié S., Bourge A., Prost-Boucle A., Maistri P., Muller O., Leveugle R., Rousseau F., HLS-based methodology for fast iterative development applied to Elliptic Curve arithmetic, Euromicro/IEEE Conference on Digital System Design (DSD'16), pp. 511-518, Limassol, CYPRUS, DOI: 10.1109/DSD.2016.51, 31 août au 2 septembre 2016
 
 8 Payet M., Fresse V., Rousseau F., Dynamic Data Flow Analysis for NoC Based Application Synthesis, IEEE International Symposium on Rapid System Prototyping (RSP'15), pp. 61-67, Amsterdam, NETHERLANDS, 8 au 9 octobre 2015
 
 9 El-Antably A., Gruber O., Fournel N., Rousseau F., Transparent and Portable Agent Based Task Migration for Data-Flow Applications on Multi-tiled Architectures, International Conference on Hardware/Software Codesign and System Synthesis (CODES-ISSS'15), pp. 183 - 192, Amsterdam, NETHERLANDS, DOI: 10.1109/CODESISSS.2015.7331381, 4 au 9 octobre 2015
 
10 El-Antably A., Fournel N., Rousseau F., Integrating Task Migration Capability in Software Tool-Chain for Data-Flow Applications Mapped on Multi-tiled Architectures, Euromicro Conference on Digital System Design (DSD'15), pp. 33-40, Funchal, PORTUGAL, 26 au 28 août 2015
 
11 Fresse V., Combes C., Payet M., Rousseau F., Methodological Framework for NoC Resources Dimensioning on FPGAs, International Workshop on Design and Performance of Networks on Chip (DPNoC'15), Belfort, FRANCE, 17 au 20 août 2015
 
12 Bourge A., Muller O., Rousseau F., Automatic High-Level Hardware Checkpoint Selection for Reconfigurable Systems , Field-Programmable Custom Computing Machines (FCCM'15), Vancouver, CANADA, 3 au 5 mai 2015
 
13 Bourge A., Muller O., Rousseau F., A Novel Method for Enabling FPGA Context-Switch, ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, pp. 261, Monterey, UNITED STATES, 22 au 24 février 2015
 
14 Alcantara O., Fresse V., Rousseau F., Evaluation of SNMP-like Protocol to Manage a NoC Emulation Platform, IEEE International Conference on Field-Programmable Technology (FPT'14), pp. 199-206, Shanghai, CHINA, DOI: 10.1109/FPT.2014.7082776, 10 au 12 décembre 2014
 
15 Chen Hui, Godet-Bar G., Rousseau F., Pétrot F., Device driver generation targeting multiple operating systems using a model-driven methodology, IEEE International Symposium on Rapid System Prototyping (RSP'14), pp. 30-36, New Delhi, INDIA, DOI: 10.1109/RSP.2014.6966689, 16 au 17 octobre 2014
 
16 El-Antably A., Fournel N., Rousseau F., Lightweight Task Migration in Embedded Multi-Tiled Architectures Using Task Code Replication, IEEE International Symposium on Rapid System Prototyping (RSP'14), pp. 93-99, Delhi, INDIA, DOI: 10.1109/RSP.2014.6966898, 16 au 17 octobre 2014
 
17 Schor L., Bacivarov I., Murillo L.G., Paolucci P.S., Rousseau F., El-Antably A., Buecs R.L., Fournel N., Leupers R., Rai D., Thiele L., Tosoratto L., Vicini P., Weinstock J.H., EURETILE Design Flow: Dynamic and Fault Tolerant Mapping of Multiple Applications Onto Many-Tile Systems, IEEE International Symposium on Parallel and Distributed Processing with Applications (ISPA'14), pp. 182-189, Milano, ITALY, DOI: 10.1109/ISPA.2014.32, 26 au 28 août 2014
 
18 Alcantara O., Fresse V., Rousseau F., FlexOE: A Congestion-Aware Routing Algorithm for NoCs, International Symposium on Rapid System Prototyping (RSP'13), pp. 23-29, Montréal, CANADA, 3 au 4 octobre 2013
 
19 Rousseau F., Fresse V., Tan J., Adaptive NoC-Based MPSoC System for Spectral Imaging Algorithm Dedicated to Art Authentication, 21st European Signal Processing Conference (EUSIPCO'13), Marrakech, MOROCCO, 9 au 13 septembre 2013
 
20 Prost-Boucle A., Muller O., Rousseau F., Fast and Autonomous HLS Methodology for Hardware Accelerator Generation Under Resource Constraints, Euromicro Conference on Digital System Design (DSD'13), pp. 201 – 208, Santander, SPAIN, DOI: 10.1109/DSD.2013.30, 4 au 6 septembre 2013
 
21 El-Antably A., Rousseau F., Lightweight task migration in embedded multi-tiled architectures using task code replication, Commuting Architectures Software tools and nano-Technologies for Numerical Embedded ans Scalable Systems (CASTNESS'13), Barcelona, SPAIN, 17 juin 2013
 
22 Jaber M., Chagoya-Garzon A., Rousseau F., From System Model Formalization Towards Correct and Efficient HW/SW Design, 8th International Conference on Design & Technology of Integrated Systems in Nanoscale Era (DTIS'13), pp. 85-90, Abu Dhabi, UNITED ARABIAN EMIRATES, 26 au 28 mars 2013
 
23 Butt S., Mancini S., Rousseau F., Lavagno L., Design of a pseudo-log image transform IP in an HLS-based memory management framework, Conference of Real-Time Image and Video Processing 2013, pp. 1-15, Burlingame, Ca, UNITED STATES, DOI: 10.1117/12.2004272, 6 au 7 février 2013
 
24 Fresse V., Tan J., Rousseau F., Emulation platform for an adaptive NoC-based MPSoC architecture dedicated to spectral imaging for art authentication, International Conference on Image Processing Theory, Tools and Applications (IPTA'12), pp. 1-6, Istanbul, TURKEY, 15 au 18 octobre 2012
 
25 Fresse V., GE Zhiwei, Tan J., Rousseau F., Case Study: Deployment of the 2D NoC on 3D for the Generation of Large Emulation Platforms, 23rd International Symposium on Rapid System Prototyping (RSP'12), pp. 23-29, Tampere, FINLAND, DOI: 10.1109/RSP.2012.6380686, 11 au 12 octobre 2012
 
26 Chagoya-Garzon A., Rousseau F., Pétrot F., Multi-Device Driver Synthesis Flow for Heterogeneous Hierarchical Systems, 15th Euromicro Conference on Digital System Design (DSD'12), pp. 389 - 396 , Izmir, TURKEY, DOI: 10.1109/DSD.2012.88 , 5 au 8 septembre 2012
 
27 Mancini S., Rousseau F., Enhancing Non-Linear Kernels by an Optimized Memory Hierarchy in a High Level Synthesis Flow, Design, Automation and Test in Europe (DATE'12), pp. 1130-1133, Dresden, GERMANY, 12 au 16 mars 2012
 
28 Chagoya-Garzon A., Poste N., Rousseau F., Semi-Automation of Configuration Files Generation for Heterogeneous Multi-Tile Systems, Computer Software and Application Conference (COMPSAC’11), pp. 157 - 166 , Munich, GERMANY, DOI: 10.1109/COMPSAC.2011.28 , 18 au 21 juillet 2011
 
29 Tan J., Fresse V., Rousseau F., Generation of emulation platforms for NoC exploration on FPGA , International Symposium on Rapid System Prototyping (RSP’11), pp. 186 - 192 , Karlshrue, GERMANY, DOI: 10.1109/RSP.2011.5929994 , 24 au 27 mai 2011
 
30 Chen Hui, Godet-Bar G., Rousseau F., Pétrot F., Me3D: A model-driven methodology expediting embedded device driver development , 22nd IEEE International Symposium on Rapid System Prototyping (RSP’11), pp. 171-177, Karlsruhe, GERMANY, DOI: 10.1109/RSP.2011.5929992 , 24 au 27 mai 2011
 
31 Elmrabti A., Rousseau F., Pétrot F., Martin J., Lemaire R., Vaumorin E., Design Environment for the Support of Configurable Network Interfaces in NoC-based Platforms, International Conference on Embedded Computer Systems: Architectures, MOdeling and Simulation (SAMOS X), pp. 63-70, Samos, GREECE, 19 au 23 juillet 2010
 
32 Fresse V., Tan J., Rousseau F., Exploration of an adaptive NoC architecture on FPGA dedicated to multi and hysperspectral algorithm for art authentication, IEEE International Conference on Image Processing Theory, Tools and Applications (IPTA'10), pp. 529-534, Paris, FRANCE, DOI: 10.1109/IPTA.2010.5586801, 7 au 10 juillet 2010
 
33 Elmrabti A., Sheibanyrad H., Rousseau F., Pétrot F., Lemaire R., Martin J., Abstract Description of System Application and Hardware Architecture for Hardware/Software Code Generation, 12th Euromicro Conference on Digital System Design (DSD’09), pp. 567 – 574, Patras, GREECE, 27 au 29 août 2009
 
34 Chagoya-Garzon A., Guérin X., Rousseau F., Pétrot F., Rossetti D., Lonardo A., Vicini P., Paolucci P.S., Synthesis of communication mechanisms for multi-tile systemsbased on heterogeneous Multi-processor System-on-Chips, 20th IEEE/IFIP International Symposium on Rapid System Prototyping(RSP'09), pp. 48-54, Paris, FRANCE, DOI: 10.1109/RSP.2009.12, 23 au 26 juin 2009
 
35 Senouci B., Kouadri Mostéfaoui A., Rousseau F., Pétrot F., Multi-CPU/FPGA Platform Based Heterogeneous Multiprocessor prototyping: New Challenges for Embedded Software Designers , Rapid System Prototyping Symposium (RSP’08), pp. 41-47 , Monterey, CA., UNITED STATES, DOI: 10.1109/RSP.2008.27, 2 au 5 juin 2008
 
36 Dubois Ma., Aboulhamid E.M., Rousseau F., Accelerations for Heterogeneous Systems Cosimulation, International Conference on Electronics, Circuits and Systems (ICECS’07), pp. 294-297, Marrakech, MOROCCO, 11 au 14 décembre 2007
 
37 Guérin X., Popovici K., Youssef W., Rousseau F., Jerraya A. A., Flexible Application Software Generation for Heterogeneous Multi-Processor System-on-Chip, Computer Software and Application Conference (COMPSAC’07), pp. 279-286, Beijing, CHINA, DOI: http://doi.ieeecomputersociety.org/10.1109/COMPSAC.2007.117 , 23 au 27 juillet 2007
 
38 Popovici K., Guérin X., Rousseau F., Paolucci P.S., Jerraya A. A., Efficient software development platforms for multimedia applications at different abstraction levels , IEEE/IFIP International Workshop on Rapid System Prototyping (RSP’07), pp. 113-119, Porto Alegre, RS, BRAZIL, 28 au 30 mai 2007
 
39 Lapalme J., Aboulhamid E.M., Nicolescu G., Rousseau F., Separating Modeling and Simulation Aspects in Hardware/Software System Design, International Conference on Microlectronics (ICM'06), pp. 202 - 205, Dhahran, SAUDI ARABIE, DOI: 10.1109/ICM.2006.373302, 16 au 19 décembre 2006
 
40 Dubois Ma., Rousseau F., Aboulhamid E.M., Acceleration for a Compiled Transaction Level Modeling Simulation, IEEE International Conference on Electronics, Circuits and Systems (ICECS 2006), pp. 1176-1179, Nice, FRANCE, DOI: 10.1109/ICECS.2006.379650, 10 au 13 décembre 2006
 
41 Dubois Ma., Rousseau F., Aboulhamid E.M., Towards an Efficient Simulation of Multi-Language Descriptions of Heterogeneous Systems, Asia Pacific Conference on Circuits and Systems (APCCAS’06), pp. 538-541, Singapour, SINGAPORE, DOI: 10.1109/APCCAS.2006.342527, 4 au 7 décembre 2006
 
42 Metzger M., Bastien F., Rousseau F., Vachon J., Aboulhamid E.M., Semi-formal verification tool implementation using introspection mechanisms in a System-Level Design environment, Forum on specification & Design Language (FDL’06), pp. 265-271, Darmstad, GERMANY, 19 au 22 septembre 2006
 
43 Brassard O., Rousseau F., David J.P., Kastle M., Aboulhamid E.M., Automatic generation of embedded systems with .NET framework based tools, IEEE 4th International NorthEast Workshop on Circuits and Systems (NEWCAS'06), pp. 165-168, Gatineau, Québec, CANADA, DOI: 10.1109/NEWCAS.2006.250904, 18 au 21 juin 2006
 
44 Metzger M., Bastien F., Rousseau F., Vachon J., Aboulhamid E.M., Introspection mechanisms for Semi-Formal Verification in a System-Level Design environment, IEEE Workshop on Rapid System Prototyping (RSP’06), pp. 91-97, Chania, GREECE, DOI: 10.1109/RSP.2006.22, 14 au 16 juin 2006
 
45 Tsikhanovich A., Rousseau F., Aboulhamid E.M., Bois G., Transaction Level Modeling in hardware/software system design using net framework, IEEE Canadian Conference on Electrical and Computer Engineering (CCECE'06), pp. 140-143, Ottawa, Ontario, CANADA, DOI: 10.1109/CCECE.2006.277692, 7 au 10 mai 2006
 
46 Sarmento A., Kriaa L., Grasset A., Youssef W., Bouchhima A., Rousseau F., Cesario W., Jerraya A. A., Service Dependency Graph, an Efficient Model for Hardware/Software Interfaces Modeling and Generation for SoC Design, International Conference on Hardware - Software Codesign and System Synthesis (CODES-ISSS'05), pp. 261 - 266, New York, UNITED STATES, 18 au 21 septembre 2005
 
47 Rousseau F., Sasongko A., Jerraya A. A., Shortening SoC Design Time with New Prototyping Flow on Reconfigurable Platform, International IEEE Northeast Workshop on Circuits and Systems Conference (NEWCAS'05) , pp. 207-210, Gatineau, Québec, CANADA, DOI: 10.1109/NEWCAS.2005.1496713, 19 au 22 juin 2005
 
48 Grasset A., Rousseau F., Jerraya A. A., Automatic generation of component wrappers by composition of hardware library elements starting from communication service specification, 16th International Workshop on Rapid System Prototyping (RSP'05), pp. 47-53, Montreal, CANADA, DOI: 10.1109/RSP.2005.16, 8 au 10 juin 2005
 
49 Grasset A., Rousseau F., Jerraya A. A., Network interface generation for MPSOC: from communication service requirements to RTL implementation, 15th IEEE International Workshop on Rapid System Prototyping (RSP'04), pp. 66-69, Geneva, SWITZERLAND, DOI: 10.1109/RSP.2004.32, 28 au 30 juin 2004
 
50 Baghdadi A., Sasongko A., Rousseau F., Jerraya A. A., Embedded application prototyping on a communication-restricted reconfigurable platform, 14th IEEE International Workshop on Rapid System Prototyping (RSP'03), pp. 33-39, San Diego, CA, UNITED STATES, DOI: 10.1109/IWRSP.2003.1207027, 9 au 11 juin 2003
 
51 Gharsalli F., Lyonnard D., Rousseau F., Jerraya A. A., Unifying memory and processor wrapper architecture in multiprocessor SoC design, 15th International Symposium on System Synthesis (ISSS'02), pp. 26-31, Kyoto, JAPAN, DOI: 10.1109/ISSS.2002.1227147, 2 au 4 octobre 2002
 
52 Gharsalli F., Meftali S., Rousseau F., Jerraya A. A., Automatic generation of embedded memory wrapper for multiprocessor SoC, Design Automation Conference (DATE'02), pp. 596-601, New Orleans, UNITED STATES, DOI: 10.1109/DAC.2002.1012695, 10 au 14 juin 2002
 
53 Gharsalli F., Jerraya A. A., Meftali S., Rousseau F., Automatic code-transformations and architecture refinement, for application-specific, IFIP International Conference on Very Large Scale Integration - The Global System on Chip Design & CAD Conference (VLSI-SOC'01), Montpellier, FRANCE, 3 au 5 décembre 2001
 
54 Rousseau F., Nicolau A., Mishra P., Dutt N., Architecture description language driven design space exploration in the presence of coprocessors, The Tenth Workshop on Synthesis And System Integration of MIxed Technologies (SASIMI'01), Nara, JAPAN, 18 au 19 octobre 2001
 
55 Meftali S., Gharsalli F., Rousseau F., Jerraya A. A., An optimal memory allocation for application-specific multiprocessor system-on-chip, International Symposium on System Synthesis (ISSS'01), pp. 19-24, Montreal, CANADA, DOI: 10.1145/500001.500006, 30 septembre au 3 octobre 2001
 
remonter

4 Chapitres de livre

1 Dubois Ma., Rousseau F., Aboulhamid E.M., An Introduction to Cosimulation and Compilation Methods, System Level Design with .NET Technology, ABOULHAMID E. M., ROUSSEAU F. (Eds.) , Ed. CRC Press, pp. 177-202, 2009
 
2 Metzger M., Bastien F., Rousseau F., Vachon J., Aboulhamid E.M., Observer-based verification using introspection: a system-level verification implementation, Advances in Design and Specification Languages for Embedded Systems – Selected Contributions from FDL’06, Sorin A. Huss (Eds.) , Ed. Springer , pp. 209-224, DOI: DOI 10.1007/978-1-4020-6149-3_13, 2007
 
3 Meftali S., Gharsalli F., Rousseau F., Jerraya A. A., Automatic code-transformation and architecture refinement for application-specific multiprocessor SoCs with shared memory, SOC Design Methodologies IFIP TC10 / WG10.5 Eleventh International Conference on Very Large Scale Integration of Systems-on-Chip (VLSI-SOC’01) December 3–5, 2001, Montpellier, France, Robert, M., Rouzeyre, B., Piguet, C., Flottes, M.-L. (Eds.) , Ed. Springer , pp. 193-204, 2002
 
4 Rousseau F., La conception système et le découpage logiciel/matériel, Conception de haut niveau des systèmes monopuces (Traité EGEM, Série électronique et micro-électronique), Ed. Hermès, pp. chapitre 4: 109-138, 2002
 
remonter

2 Livres & Éditions Ouvrages

1 Popovici K., Rousseau F., Jerraya A. A., Wolf M. (Eds.) Embedded Software Design and Programming of Multiprocessor System-on-Chip: Simulink and SystemC Case Studies, Embedded Systems , pp. 290 p., Ed. Springer , 2010
 
2 Aboulhamid E.M., Rousseau F. (Eds.) System Level Design with .NET Technology, pp. 328 p., Ed. CRC Press, 2009
 
remonter

3 Revues nationales

1 Rousseau F., Muller O., Conception des systèmes VLSI, Techniques de l'Ingénieur, Vol. E 2 455 / Base documentaire : TIB276DUO, novembre 2018
 
2 Rousseau F., Conception des Systèmes VLSI, Techniques de l'Ingénieur, Vol. E 2 455, 2005
 
3 Gharsalli F., Rousseau F., Jerraya A. A., Hardware/software interface design for global memory integration in System-On-Chip, Technique et Science Informatiques (TSI), Vol. 24, No. 4, pp. 369-394, avril 2005
 
remonter

17 Conférences nationales

 1 Bourge A., Muller O., Rousseau F., Flot de conception automatique pour circuits commutables, Conférence d’informatique en Parallélisme, Architecture et Système (COMPAS'16), Lorient, FRANCE, 5 au 8 juillet 2016
 
 2 Muller O., Sasongko A., Rousseau F., Wicaksana A., Validation automatique d’une méthode de migration des tâches sur la plateforme Zynq, Journées Nationales du Réseau Doctoral en Micro-nanoélectronique (JNRD'16), Toulouse, FRANCE, 11 au 13 mai 2016
 
 3 Payet M., Fresse V., Rousseau F., Rémy P., Extraction du parallélisme à l'exécution pour la syntghèse d'applications basées sur un NoC, Conférence en Parallélisme , Architecture et Système (ComPAS'15), Lille, FRANCE, 30 juin au 3 juillet 2015
 
 4 Bourge A., Ghiti A., Muller O., Rousseau F., Méthode de sélection de checkpoint matériel avec outil de synthèse de haut niveau , Journées Nationales du Réseau Doctoral en Microélectronique (JNRDM'14), pp. 4, Lille, FRANCE, 26 au 28 mai 2014
 
 5 Prost-Boucle A., Muller O., Rousseau F., Méthodologie de génération rapide et automatique d’accélérateurs matériels sous contraintes de ressources : progression itérative et gloutonne, Conférence en Parallélisme, Architecture et Système (ComPAS'13), Grenoble, FRANCE, 15 au 18 janvier 2013
 
 6 Mancini S., Rousseau F., Optimisation d’accélérateurs matériels de traitement par incorporation d’un gestionnaire de données et de contrôle dans un flot de HLS, Conférence en Parallélisme, Architecture et Système (ComPAS'13), Grenoble, FRANCE, 15 au 18 janvier 2013
 
 7 El-Antably A., Rousseau F., Task migration in multi-tiled MPSoC : Challenges, state-of-the-art and preliminary solutions, Journées nationales du réseau doctoral en Microélectronique (JNRDM'12), Marseille, FRANCE, 18 au 20 mai 2012
 
 8 Chagoya-Garzon A., Rousseau F., Gestion des Communications dans les Outils de Conception du Logiciel Embarqué pour les Systèmes Multi-tuiles Hétérogènes, Journées nationales du réseau doctoral en Microélectronique (JNRDM'10), Montpellier, FRANCE, 7 au 9 juin 2010
 
 9 Chagoya-Garzon A., Guérin X., Rousseau F., Outils de Génération du Logiciel pour les Systèmes sur Puce Multi-Processeur Hétérogènes, Journées Nationales du RÉseau Doctoral en Microélectronique (JNRDM’09), Bordeaux, FRANCE, 14 au 16 mai 2009
 
10 Chagoya-Garzon A., Guérin X., Rousseau F., Outils de génération de logiciel pour les systèmes sur puce multi-processeur hétérogènes, 11th Journées Nationales du Réseau Doctoral en Microélectronique (JNRDM’08), Bordeaux, FRANCE, 14 au 16 mai 2008
 
11 Senouci B., Kouadri Mostéfaoui A., Rousseau F., Prototypage d’Applications POSIX sur une architecture, Journées nationales du réseau doctoral en Microélectronique (JNRDM'07), Lille, FRANCE, 14 au 16 mai 2007
 
12 Senouci B., Kouadri Mostéfaoui A., Rousseau F., Pétrot F., Prototypage d'Applications POSIX sur une architecture Multiprocesseur, Journées Nationales du Réseau Doctoral en Microélectronique (JNRDM’07), Lilles, FRANCE, 14 au 16 mai 2007
 
13 Grasset A., Rousseau F., Jerraya A. A., Vers l'Automatisation de la Conception des Coprocesseurs de Communication pour les Systèmes Monopuces, Journées nationales du réseau doctoral en Microélectronique (JNRDM'05), Paris, FRANCE, 10 au 12 mai 2005
 
14 Grasset A., Rousseau F., Jerraya A. A., Génération des Interfaces de Communication pour Systèmes Multiprocesseurs Monopuces : de la Spécification des Services de Communication vers l'Implémentation RTL, Journées nationales du réseau doctoral en Microélectronique (JNRDM'04), Marseille, FRANCE, 4 au 6 mai 2004
 
15 Gharsalli F., Meftali S., Rousseau F., Jerraya A. A., Générateur d'adaptateurs mémoire pour les architectures multiprocesseurs monopuces, Colloque CAO (organisé par le CNRS), Paris, FRANCE, 1 mai 2002
 
16 Freund L., Israel M., Rousseau F., Berge J.M., Auguin M., Belleudy C., Gogniat G., Etude de la conception logiciel/matériel d’une application d’annulation d’écho acoustiqu, Colloques CAO de circuits intégrés et systèmes, Grenoble, FRANCE, 15 au 17 janvier 1997
 
17 Rousseau F., Berge J.M., Israel M., Synthèse des méthodes et algorithmes de partitionnement logiciel/matériel, Symposium Architectures Nouvelles de Machines, Rennes, FRANCE, 1 février 1996
 
remonter

1 Autres communications

1 Mancini S., Rousseau F., Design of non-linear kernel IPs for vision systems , WACS Congress, Clermont Ferrand, FRANCE, 2012
 
remonter

7 Rapports

1 Rousseau F., Grasset A., Jerraya A. A., Automatic Generation of Component Wrappers from Communication Service Specification, ISRN: TIMA-RR--05/03-07--FR, 1 janvier 2005
 
2 Sasongko A., Rousseau F., Jerraya A. A., Shortening SoC Design Time with New Prototyping Flow on Reconfigurable Platform, ISRN: TIMA-RR--05/05-01--FR, 1 janvier 2005
 
3 Meftali S., Jerraya A. A., Gharsalli F., Rousseau F., Automatic Generation of Embedded Memory Wrapper for Multiprocessor Soc, ISRN: TIMA-RR--02/03-2--FR, 1 janvier 2002
 
4 Mishra P., Dutt N., Rousseau F., Nicolau A., Coprocessor Codesign for Programmable Architectures, ISRN: TIMA--RR-02/04-04--FR, 1 janvier 2002
 
5 Rousseau F., Meftali S., Gharsalli F., Jerraya A. A., Unifying Memory and Processor Wrapper Architecture in Multiprocessor SoC Design, ISRN: TIMA--RR-02/04-03--FR, 1 janvier 2002
 
6 Mishra P., Rousseau F., Dutt N., Nicolau A., Architecture Description Language Driven Design Space Exploration in the Presence of Coprocessors, ISRN: TIMA--RR-01/12-1--FR, 1 janvier 2001
 
7 Meftali S., Rousseau F., Gharsalli F., Jerraya A. A., Automatic Code-Transformation and Architecture Refinement for Application-Specific Multiprocessor SoCs with Shared Memory, ISRN: TIMA--RR-01/12-2--FR, 1 janvier 2001
 
remonter

1 Thèses

1 Rousseau F., Hardware/Software system design : from Hardware/Software partitioning to prototyping onto reconfigurable platforms, HDR, 8 juillet 2005
 
remonter