Publications

Publications

Recherche

Recherche

Auteur
hors TIMA
Équipe :

Mot clé
Type de publications
Tous
Sélectionne/déselectionne tous les types de publications
Journal art.
International National Tous
 Brevets  Conférences invitées
Conference art.
International National Tous
Chapitres de livre  Livres & Éditions Ouvrages
 Autres communications
 Logiciels  Thèses
 
 année
 

19 résultats

  4 Revues internationales
  9 Conférences internationales
  1 Revues nationales
  5 Conférences nationales

4 Revues internationales

1 Muller O., Prost-Boucle A., Bourge A., Pétrot F., Efficient Decompression of Binary Encoded Balanced Ternary Sequences (Early Access), Transactions on Very Large Scale Integration (VLSI) Systems, Ed. IEEE, Vol. , DOI: 10.1109/TVLSI.2019.2906678, avril 2019
 
2 Bourge A., Muller O., Rousseau F., Generating Efficient Context-Switch Capable Circuits Through Autonomous Design Flow, ACM Transactions on Reconfigurable Technology and Systems (TRETS) , Ed. ACM IEEE, Vol. 10, No. 1, pp. 9, DOI: 10.1145/2996199, 2016
 
3 Prost-Boucle A., Muller O., Rousseau F., Fast and Standalone Design Space Exploration for High-Level Synthesis under Resource Constraints, Journal of Systems Architecture (JSA), Ed. Elsevier, Vol. 60, No. 1, pp. 79-93, DOI: 10.1016/j.sysarc.2013.10.002, janvier 2014
 
4 Muller O., Baghdadi A., Jézéquel M., Parallelism Efficiency in Convolutional Turbo Decoding, Eurasip Advances in Signal Processing, Ed. Hindawi Publishing Corporation, Vol. vol. 2010, Article ID 927920, pp. 11 pages, DOI: 10.1155/2010/927920, 2010
 
remonter

9 Conférences internationales

1 Baumela T., Gruber O., Muller O., Pétrot F., Message-Oriented Devices on FPGAs, International Symposium on Rapid System Prototyping (RSP 2018), pp. 8-14, Torino, ITALY, DOI: 10.1109/RSP.2018.8631987, 4 au 5 octobre 2018
 
2 Christodoulis G., Selva M., Broquedis F., Desprez F., Muller O., An FPGA target for the StarPU heterogeneous runtime system, 13th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (RECOSOC 2018), pp. 1-8, Lille, FRANCE, DOI: 10.1109/ReCoSoC.2018.8449373, 9 au 11 juillet 2018
 
3 Wicaksana A., Bourge A., Muller O., Sasongko A., Rousseau F., Prototyping Dynamic Task Migration on Heterogeneous Reconfigurable Systems, 28th International Symposium on Rapid System Prototyping: Shortening the Path from Specification to Prototype (RSP 2017), pp. 16-22, Seoul, KOREA, 19 au 20 octobre 2017
 
4 Wicaksana A., Prost-Boucle A., Muller O., Rousseau F., Automated Non-Regression Testing for Accelerator Prototyping on FPGA, International symposium on Rapid System Prototyping (RSP'16), pp. 45-51, Pittsbrugh, UNITED STATES, 6 au 7 octobre 2016
 
5 Pontié S., Bourge A., Prost-Boucle A., Maistri P., Muller O., Leveugle R., Rousseau F., HLS-based methodology for fast iterative development applied to Elliptic Curve arithmetic, Euromicro/IEEE Conference on Digital System Design (DSD'16), pp. 511-518, Limassol, CYPRUS, DOI: 10.1109/DSD.2016.51, 31 août au 2 septembre 2016
 
6 Bourge A., Muller O., Rousseau F., Automatic High-Level Hardware Checkpoint Selection for Reconfigurable Systems , Field-Programmable Custom Computing Machines (FCCM'15), Vancouver, CANADA, 3 au 5 mai 2015
 
7 Bourge A., Muller O., Rousseau F., A Novel Method for Enabling FPGA Context-Switch, ACM/SIGDA International Symposium on Field-Programmable Gate Arrays, pp. 261, Monterey, UNITED STATES, 22 au 24 février 2015
 
8 Prost-Boucle A., Muller O., Rousseau F., Fast and Autonomous HLS Methodology for Hardware Accelerator Generation Under Resource Constraints, Euromicro Conference on Digital System Design (DSD'13), pp. 201 – 208, Santander, SPAIN, DOI: 10.1109/DSD.2013.30, 4 au 6 septembre 2013
 
9 Xu Yan, Muller O., Horrein P.-H, Pétrot F., HCM: An Abstraction Layer for Seamless Programming of DPR FPGA, 2nd International Conference on Field Programmable Logic and Applications (FPL'12), pp. 583 - 586, Oslo, NORWAY, DOI: 10.1109/FPL.2012.6339212 , 29 au 31 août 2012
 
remonter

1 Revues nationales

1 Rousseau F., Muller O., Conception des systèmes VLSI, Techniques de l'Ingénieur, Vol. E 2 455 / Base documentaire : TIB276DUO, novembre 2018
 
remonter

5 Conférences nationales

1 Andrade Porras L.-L., Benabdenbi M., Muller O., Rousseau F., Pétrot F., Teaching basic computer architecture, assembly language programming, and operating system design using RISC-V, RISC V week 2019, Paris, FRANCE, 1 au 2 octobre 2019
 
2 Bourge A., Muller O., Rousseau F., Flot de conception automatique pour circuits commutables, Conférence d’informatique en Parallélisme, Architecture et Système (COMPAS'16), Lorient, FRANCE, 5 au 8 juillet 2016
 
3 Muller O., Sasongko A., Rousseau F., Wicaksana A., Validation automatique d’une méthode de migration des tâches sur la plateforme Zynq, Journées Nationales du Réseau Doctoral en Micro-nanoélectronique (JNRD'16), Toulouse, FRANCE, 11 au 13 mai 2016
 
4 Bourge A., Ghiti A., Muller O., Rousseau F., Méthode de sélection de checkpoint matériel avec outil de synthèse de haut niveau , Journées Nationales du Réseau Doctoral en Microélectronique (JNRDM'14), pp. 4, Lille, FRANCE, 26 au 28 mai 2014
 
5 Prost-Boucle A., Muller O., Rousseau F., Méthodologie de génération rapide et automatique d’accélérateurs matériels sous contraintes de ressources : progression itérative et gloutonne, Conférence en Parallélisme, Architecture et Système (ComPAS'13), Grenoble, FRANCE, 15 au 18 janvier 2013
 
remonter