Laboratoire TIMA

Actualités



Conférences

IEEE International Test Conference

ITC
Venue: Phoenix (Arizona),
Date: October 28 - November 2, 2018

program committee : ANGHEL L., VATAJELU E.I.

Summary: It is our privilege to welcome you to the 49th International Test Conference (ITC) sponsored by IEEE and the IEEE Philadelphia Section. ITC is the world’s premier conference dedicated to electronics test. Our volunteer committees worked very hard to provide to you an exciting event with a balance of the latest research, practical applications, and networking opportunities. This year we are co-locating with ISTFA conference the week of October 28, 2018.

Our topics include emerging test needs for artificial intelligence, automotive and IoT, hardware security, system test, analog and mixed-signal test, yield learning, test analytics, test methodology, benchmarks, test standards, memory and 3D test, diagnosis, DFT architectures, functional and software-based test.

In addition to the usual best paper award, we have selected the top papers based on reviewers’ scores to be Distinguished Papers. These outstanding papers will be identified in the program.

ITC is expanding its presence! We had great success with our 2017 initial sister conferences, ITC-Asia and ITC-India in Taiwan and Bangalore, respectively.

The conference is organized in a way to provide you various methods to learn and discuss topics related to electronics test. Our keynote speakers are well known industry leaders and academic researchers that provide exciting insights. The technical papers are 20 minute presentations of papers that were selected from a rigorous review process with a few minutes for questions at the end of each paper. The exhibition floor consists of solutions providers who are available for discussion and learning about their offerings. A corporate forum is held on the exhibit floor where exhibiting companies present about their products. This year we plan to have one poster session held on the exhibition floor. Posters provide a very comfortable and informal environment to discuss details with the authors.

We recognize that networking is extremely valuable to our attendees. Multiple breaks and social events are integrated in the program to allow you to network with colleagues and other specialists. Free lunches are provided in the exhibit hall for full- and one-day ITC conference attendees.

On behalf of the 2018 International Test Conference steering committee, program committee and all the dedicated volunteers who are key to making the program complete, we welcome you to this year’s exciting technical program and exhibits.

> en savoir plus

5th IEEE International Workshop on Test and Validation of High Speed Analog Circuits

TVHSAC
Venue: Phoenix (Arizona),
Date: November 1-2, 2018

program chair : BARRAGAN M.

> en savoir plus

14th International School on the Effects of Radiation on Embedded Systems for Space Applications

SERESSA
Venue: Noordwijk,
Date: November 12-16, 2018

co-general chair : VELAZCO R.

Summary: This five-day school SERESSA combines academic, government, and industrial communities working in the area of radiation effects on embedded systems. Radiation effects are a significant concern for space and avionics systems, as well as for critical applications operating at ground level such as automotive, medical or even banking.

During these fice days, lecturers with significant experience in key selected subjects will provide a complete state-of-the-art instruction in this strategic field. The school is based on lectures, exercises, and practical courses involving real case studies using the common tools of the domain.

The topics addressed cover the full spectrum of radiation effects on space-embedded systems: space environment, error mechanisms, testing, hardening by design, rate prediction. The intended audience includes both beginning and experienced researchers, engineers, and post-graduate students wishing to enhance their knowledge base in this rapidly evolving field.

> en savoir plus

18th International Conference on Micro and Nanotechnology for Power Generation and Energy Conversion Applications

POWERMEMS
Venue: Daytona Beach (Florida),
Date: December 4-7, 2018

technical program committee : BASROUR S.

Summary: Broadly speaking, PowerMEMS focuses on all aspects of energy conversion and processing at the micro and nano scales. Its topics of interest range from basic principles, to materials and fabrication, to devices and systems, to applications. All energy domains are of interest, including, but not limited to: electrical, fluidic, gravitational, hydraulic, mechanical, nuclear, optical, pneumatic and thermal energy domains.

> en savoir plus

Thèses soutenances

« Accélération des accès mémoire dans la traduction binaire dynamique ».

Candidat : A. Faravelon

Directeur de thèse : F. Pétrot

Président du jury : F. Maraninchi

Thèse de Doctorat : These de Doctorat, Université de Grenoble

Spécialité : informatique

Soutenance : October 22nd, 2018 - 10:00, GRENOBLE INP (Viallet) - Amphi C

Résumé

Dans cette thèse nous nous intéressons à l’accélération des accès mémoire dans la traduction binaire dynamique. Pour cela, nous nous basons sur des méthodes dont la principale finalité est de gérer l’espace mémoire de la cible avec le matériel de l’hôte. Deux grandes méthodes pour cela ont été exploré, l’une basé sur le support matériel à la virtualisation, et l’autre sur un module Linux. Dans le cas du support matériel à la virtualisation, nous avons utilisé le simulateur comme un invité spécifique. Celui-ci jouant un rôle analogue à celui d’un OS, en plus de son rôle de simulateur, pour la cible. En particulier il se charge de lui créer un espace d’adressage enchevêtré, qui puisse être utiliser directement, sans simulation logicielle de la gestion de la mémoire virtuelle. Dans le cas de la méthode basée sur un module Linux, les mêmes finalités sont poursuivi. Mais le simulateur continue de fonctionner comme un processus normal. En revanche, il possède désormais un module compagnon, avec lequel il peut communiquer au travers d’ioctl. Ce module est chargé de manipuler la gestion de la mémoire virtuelle de l’hôte et ce afin de créer un espace d’adressage enchevêtré pour la cible. Ces méthodes ont été implémenté dans Qemu et Linux et mène à des gains de performances significatifs.

 

« Tests automatisés dirigés par les exigences pour systèmes cyber-physiques ».

Candidat : M. Chabot

Directeur de thèse : L. Pierre

Président du jury : L. Du Bousquet

Thèse de Doctorat : These de Doctorat, Université de Grenoble

Spécialité : informatique

Soutenance : October 30th, 2018 - 14:00, GRENOBLE INP (Viallet) - Amphi Gosse

Résumé

Aujourd’hui, de nombreux grands industriels de différents domaines se sont lancés dans la conception de produits intelligents pour répondre aux nouveaux besoins du marché. La conception de ces systèmes est de plus en plus complexe, puisqu’ils sont composés de nombreux composants physiques pouvant être contrôlés par des applications s'exécutant sur des processeurs. Afin d'assister cette conception multi-disciplines, la solution que nous proposons dans cette thèse est de diriger la modélisation et la conception du système par la prise en compte des scénarios de test qui devront être utilisés pour valider ses exigences. La méthode préconisée suggère de raisonner au niveau système et de commencer le processus de conception par la formalisation des tests de validation. En d'autres termes, il s'agit en particulier de préciser le(s) critère(s) d’acceptation de l’exigence ainsi que le scénario de test nécessaire pour le(s) vérifier. Formaliser ainsi les tests permet notamment d'analyser la formulation des exigences elles-mêmes et d'y lever toute ambiguïté. Nous proposons un modèle générique de la vue structurelle de l'infrastructure de test, et un profil UML associé. La vue comportementale est modélisée sous forme de diagrammes de séquences SysML. Les interfaces de l'infrastructure de test fournissent des contraintes de testabilité pour le système à concevoir. Nous avons développé un outil, ARES (Automatic geneRation of Executable tests from SysML), qui transforme automatiquement cette spécification structurelle/comportementale des tests en scénarios simulables ou exécutables. Ceux-ci, analogues par construction, seront utilisés pour valider des modèles simulables du système (Matlab/Simulink) puis lors du processus de vérification finale du produit (avec un environnement TestStand). Nous présentons l'application de cet outil sur diverses études de cas associées à des produits Schneider Electric.

 

Distinctions


Best Paper Award at ETS'2018 (Bremen, GERMANY)

Project: Best Paper Award at ETS'2018 (23rd IEEE European Test Symposium)
Date: May 28 - June 01, 2018
Place: Bremen (GERMANY)
Title: "Assisted test design for non-intrusive machine learning indirect test of millimeter-wave circuits"
Authors: Authors: Florent CILICI (TIMA-RMS), Manuel BARRAGAN (TIMA-RMS), Salvador MIR (TIMA-RMS), Estelle LAUGA-LARROZE (RFIC-Lab), Sylvain BOURDEL (RFIC-Lab)

 

Best Paper Award at SIGNAL'2018 (Nice, FRANCE)

Project: Best Paper Award at SIGNAL'2018 (3rd International Conference on Advances in Signal, Image and Video)
Date: May 20 - 24, 2018
Place: Nice (FRANCE)
Title: "Shaping Electromagnetic Emissions of Event-Driven Circuits Thanks to Genetic Algorithms"
Authors: Sophie GERMAIN (TIMA-CDSI), Sylvain ENGELS (TIMA-CDSI), Laurent FESQUET (TIMA-CDSI)

follow the link

 

Best Paper Award at ASYNC'2018 (Vienna, AUSTRIA)

Project: Best Paper Award at ASYNC'2018 (24th IEEE International Symposium on Asynchronous Circuits and Systems)
Date: May 13-16, 2018
Place: Vienna (AUSTRIA)
Title: "Static Timing Analysis of Asynchronous Bundled-data Circuits"
Authors: Grégoire GIMENEZ (TIMA-CDSI), Abdelkarim CHERKAOUI (TIMA-CDSI), Guillaume COGNIARD, Laurent FESQUET (TIMA-CDSI)

 

Jobs

Administrateur des systèmes d'information

Équipe : Service Informatique

Date de début : 01/10/2018

Durée : 18 mois

Profil :
MISSION :
L'administrateur systèmes et réseaux du Laboratoire TIMA met en place, administre et exploite les moyens informatiques, matériels et logiciels, d'un laboratoire de 120 personnes. Il assure la sécurité, la disponibilité et l'évolution du réseau et des serveurs.
L’ingénieur devra après analyse de l’existant, proposer des axes d’amélioration. Il devra mettre en œuvre les solutions retenues et entreprendre la migration d’une partie de l’infrastructure dans des datacentres mutualisés.

ACTIVITES :
• Etudier l'infrastructure, le réseau, les services actuels du laboratoire
• Etablir une cartographie du système d’informations et rédiger les documents nécessaires à son exploitation
• Proposer un plan de diminution, rationalisation, externalisation de services, afin d'en assurer la pérennité
• Garantir la sécurité du système d’information en appliquant les normes et standards de sécurité
• Procéder, après analyse, à la migration de services actuellement hébergés au laboratoire vers les Datacenter des tutelles
• Animer et coordonner l'activité d'une équipe de 2 techniciens et assurer le transfert de compétences
L’ensemble de ces actions se fera en partenariat avec les responsables systèmes et réseaux de l’INP, de l’UGA et du CNRS

COMPETENCES :
Compétences générales :
• Connaissance approfondie des concepts et techniques d'architecture des systèmes et réseaux
• Connaissance des différentes architectures matérielles
• Savoir gérer les situations d'urgence et hiérarchiser les priorités
• Connaissance des technologies, protocoles et outils des systèmes et réseaux (il est entre autre nécessaire de maîtriser la notion de vlan et son application sous Linux)
• Connaissance générale des procédures de sécurité informatique (architecture réseau sécurisée, sécurisation des services)
• Etre en capacité de communiquer et d’expliquer ses choix notamment auprès de la direction et des utilisateurs et de dialoguer avec les ingénieurs systèmes et réseaux des différentes tutelles
• Lire couramment les notices techniques en anglais

Compétences spécifiques :
• Administrer les hyperviseurs (VMware) et les baies de stockage (isci)
• Utiliser des outils d'administration, d'audit et d'analyse des systèmes (logs système, nessus, nmap, snort)
• Maîtriser Linux (FAI, NFS, Kerberos, firewall, bridge, cryptsetup, ...)

See complete information to : Follow the link

Personne à contacter : Frédéric PETROT et Anne-Laure FOURNERET