Laboratoire TIMA

Actualités


Le prochain Conseil Scientifique aura lieu le

24/10/2019 - de 14 h 00 à 16 h 30, Laboratoire TIMA - Salle T312, FRANCE


Conférences

12th International Conference on Advances in Circuits, Electronics and Micro-electronics

CENICS
Venue: Nice, FRANCE
Date: October 27-31, 2019

industry/research committee : FESQUET L. technical program committee : FESQUET L.

37th IEEE International Conference on Computer Design

ICCD
Venue: Abu Dhabi, UNITED ARABIAN EMIRATES
Date: November 17-20, 2019

technical program committee : VATAJELU E.I.

Summary: The IEEE International Conference on Computer Design encompasses a wide range of topics in the research, design, and implementation of computer systems and their components. ICCD’s multi-disciplinary emphasis provides an ideal environment for developers and researchers to discuss practical and theoretical work covering systems and applications, computer architecture, verification and test, design tools and methodologies, circuit design, and technology. We especially encourage submissions that look forward to future systems and technologies.

The 19th International Conference on Micro and Nanotechnology for Power Generation and Energy Conversion Applications

POWERMEMS
Venue: Krakow, POLAND
Date: December 2-6, 2019

steering committee member : BASROUR S.

Summary: The PowerMEMS conference provides an excellent opportunity to bring together world scientists and engineers from academia, research institutes and companies to present and discuss the latest results in the general fields of miniaturized devices and systems for power generation and energy conversion in micro and nano scales. We warmly accept wide range of topics, from basic principles, materials and fabrication ending on applications and markets in all energy domains including, but not limited to: electrical, mechanical, chemical, thermal, magnetic, electrostatic, ferroelectric, optical, nuclear, and fluidic. The conference goals are to stimulate interaction and knowledge exchange between the delegates in a friendly atmosphere.

Asian Hardware Oriented Security and Trust Symposium

AsianHOST
Venue: Xi'an, CHINA
Date: December 10-12, 2019

european projects chair : DI NATALE Giorgio

Summary: Asian Hardware Oriented Security and Trust Symposium (AsianHOST) is an annual symposium which aims to facilitate the rapid growth of hardware-based security research and development. Another goal of this conference is to help build hardware security community in Asian and Pacific area.

Thèses soutenances

« Tolérance aux fautes et fiabilité pour les réseaux sur puce 3D partiellement connecté verticalement ».

Candidat : A. Coelho

Directeur de thèse : R. Velazco

Président du jury : L. Naviner

Thèse de Doctorat : These de Doctorat, Université Grenoble Alpes

Spécialité : Electronique, électrotechnique, automatique

Soutenance : October 25th, 2019 - 14:00, MINATEC - Amphi Z108

Résumé

Le paradigme de réseaux sur puce (NoC), basé sur un mécanisme modulaire de commutation par paquets, peut répondre à de nombreux défis de communication sur puce tels que la complexité du câblage, la latence des communications et la bande passante. De plus, les avantages combinés des circuits intégrés 3D et des NoCs offrent la possibilité de concevoir un système haute performance dans une zone limitée de la puce. Les NoCs 3D souffrent de certains problèmes de fiabilité tels que la variabilité des processus de fabrication 3D-IC. En particulier, le faible rendement de la connexion verticale a un impact significatif sur la conception des piles de matrices tridimensionnelles avec un grand nombre de TSV. De même, les progrès des technologies de fabrication de circuits intégrés entraînent une augmentation potentielle de leur sensibilité aux effets des rayonnements présents dans l'environnement dans lequel ils vont fonctionner. En fait, le nombre croissant de défaillances transitoires est devenu, au cours des dernières années, une préoccupation majeure dans la conception des systèmes de contrôle critiques. Par conséquent, l'évaluation de la sensibilité des circuits et des applications aux événements causés par les particules énergétiques présentes dans l'environnement réel est une préoccupation majeure à laquelle il faut répondre. Cette thèse présente donc des contributions dans deux domaines importants de la recherche sur la fiabilité : dans la conception et la mise en œuvre de schémas de routage à tolérance de pannes sans blocage pour les réseaux sur puce tridimensionnels émergents ; et dans la conception de cadres d'injection de défauts capables d'émuler des défauts transitoires simples et multiples dans les circuits basés sur HDL. La première partie de cette thèse aborde les problèmes des défauts transitoires et permanents dans l'architecture des NoCs 3D et présente une nouvelle unité de calcul de routage résiliente ainsi qu'un nouveau schéma de routage tolérant aux défauts d'exécution. Un nouveau mécanisme résilient est introduit afin de tolérer les défauts transitoires se produisant dans l'unité de calcul de route (RCU), qui est l'élément logique le plus important dans les routeurs NoC. En combinant un circuit de détection de défauts fiable à double échantillonnage au niveau du circuit et un mécanisme de réacheminement économique, nous développons une solution complète de tolérance aux fautes qui peut détecter et corriger efficacement ces erreurs fatales avant que les paquets affectés ne quittent le routeur. Pourtant, dans la première partie de cette thèse, un nouveau schéma de routage à tolérance de pannes pour les réseaux 3D sur puce à connexion verticale partielle appelé FL-RuNS est présenté. Grâce à une distribution asymétrique des canaux virtuels, FL-RuNS peut garantir une distribution de paquets à 100% sous un ensemble non contraint de temps d'exécution et de pannes permanentes des liaisons verticales. Dans le but d'émuler les effets du rayonnement sur les nouvelles conceptions de SoCs, la deuxième partie de cette thèse aborde les méthodologies d'injection de fautes en introduisant deux outils appelés NETFI-2 et NoCFI. NETFI-2 est une méthodologie d'injection de fautes capable d'émuler des défauts transitoires tels que SEU et SET dans un circuit HDL. Des expériences approfondies réalisées sur deux études de cas attrayantes sont présentées pour démontrer les caractéristiques et les avantages de NETFI-2. Enfin, dans la dernière partie de ce travail, nous présentons NoCFI comme une nouvelle méthodologie pour injecter des défauts multiples tels que les MBU et SEMT dans une architecture de réseaux sur puce. NoCFI combine ASIC-design-flow, afin d'extraire les informations de layout, et FPGA-design-flow pour émuler plusieurs défauts transitoires.

 

Distinctions


Winner of PhD Forum at VLSI-SoC'2019

Distinction : Winner of PhD Forum at VLSI-SoC'2019 (27th IFIP/IEEE International Conference on Very Large Scale Integration)
Date: October 6-9, 2019
Place: Cuzco (PERU)
Title: A Digital Event-Based Strategy for ASK demodulation
Authors:
- Rodrigo IGA JADUE (TIMA - CDSI team)
- Sylvain ENGELS (TIMA - CDSI team)
- Laurent FESQUET (TIMA - CDSI team)

 

Best Paper Award at DDECS'2019 (Cluj Napoca, ROMANIA)

Distinction : Best Paper Award at DDECS'2019 (22nd International Symposium on Design and Diagnostics of Electronics Circuits and Systems)
Date : April 24-26, 2019
Place : Cluj Napoca (ROMANIA)
Title : "Encryption-Based Secure JTAG"
Authors :
- Emanuele VALEA (LIRMM, Montpellier)
- Mathieu DA SILVA (LIRMM, Montpellier)
- Marie-Lise FLOTTES (LIRMM, Montpellier)
- Giorgio DI NATALE (TIMA, AMfoRS team, Grenoble)
- Bruno ROUZEYRE (LIRMM, Montpellier)

 

IFIP WG 10.5 Meritorious Service Award at VLSI-SoC'2018 (Verona, ITALY)

Distinction : The IFIP WG 10.5 Meritorious Service Award has been given to Mrs Dominique BORRIONE "for continued services to IFIP ans the Working Group on Design and Engineering of Electronic Systems"
She was awarded during VLSI-SoC'2018 (26th IFIP/IEEE International Conference on Very Large Scale Integration)
Date: October 8-10, 2018
Place: Verona (ITALY)

follow the link

 

Jobs

Post-doc : Calcul embarqué pour l’imagerie hyper-spectrale

Équipe : TIMA Laboratory - CDSI team - 46 avenue Félix Viallet - 38031 GRENOBLE Cedex

Date de début : February 1st, 2020

Durée : 24 months

Profil : Le projet collaboratif ImSpoc-UV porté par la société Pyxalis a pour objectif la conception d’une caméra hyperspectrale dans le proche Ultra Violet à partir du capteur d’image très haute performance HDPyx et d’un système optique sur la puce spécifique. Ce système optique produit des interférogrammes acquis par le capteur en une seule prise, puis le spectre est obtenu par un calcul approprié à partir dEn collaboration avec les spécialistes du traitement de l’image, vous contribuerez à l’élaboration d’algorithmes efficaces et parallélisable. Accompagné par des experts en électronique, vous serez en charge de la partie numérique à intégrer sur des plateformes conçues par ailleurs. e ces données.

See complete information

Personne à contacter : Stéphane MANCINI

 

 

Post-doc position in digital hardware for AI

Équipe : TIMA Laboratory - SLS team - 46 avenue Félix Viallet - 38031 GRENOBLE Cedex

Date de début : September 2019

Durée : 1 year, possibly renewable 1 once

Profil : See complete information to : follow the link

Personne à contacter : Frédéric PETROT / Liliana ANDRADE

 

 

Research engineer position in digital hardware for AI

Équipe : TIMA Laboratory - SLS team - 46 avenue Félix Viallet - 38031 GRENOBLE Cedex

Date de début : September 2019

Durée : 1 year

Profil : See complete information to : follow the link

Personne à contacter : Frédéric PETROT / Liliana ANDRADE