Laboratoire TIMA

Actualités


Projet PANTACOUR financé par l'INS2I

, FRANCE

Le projet PANTACOUR (Physical Attacks: New Targets and Countermeasures), porté par Brice COLOMBIER, a été accepté dans le cadre de l'appel à projet 2021 de l'INS2I

See complete information

Projet FISSA5 financé par l'INS2I

, FRANCE

Le projet FISSA5 (Fault Injection platform for Safety and Security Analyses on RISC-V), porté par Paolo MAISTRI, a été accepté dans le cadre de l'appel à projet 2021 de l'INS2I

See complete information

TIMA Scientific Days - Emerging Computing will take place on

April 29th, 2021 - From 14:00 to 16:30, Internal videoconference, FRANCE

These Scientific Days are meant to present the research topics and to disseminate the recent advances of TIMA researchers. These presentations are open to everybody, whether they are members of TIMA or not.

Program:
14:00 – 14:10 Emerging Topics in Computing – Brief introduction (Ioana VATAJELU / TIMA - AMfoRS team)
14:10 – 14:30 Approximate Computing (by Noureddine AIT-SAID / TIMA - AMfoRS team)
14:30 – 14:50 Bayesian Systems (by Jeremy BELOT / TIMA - CDSI team)
14:50 – 15:10 Quantum Computing (by Ioanna KRIEKOUKI / TIMA - RMS team)
15:10 – 15:30 Break
15:30 – 15:50 In-Memory Computing (by Merlin GERBAUD / CEA Tech)
15:50 – 16:10 In-Memory Computing (by Pietro INGLESE / TIMA - AMfoRS team)
16:10 – 16:30 Spiking Neural Networks (by Salah DADDINOUNOU / TIMA - AMfoRS team)


Conférences

39th VLSI Test Symposium (VTS 2020)

VTS
Venue: Virtual event, FRANCE
Date: April 25-28, 2021

steering committee member : NICOLAIDIS M. technical program committee : BARRAGAN M., DI NATALE Giorgio, MIR S.

10èmes Journées Nationales sur la Récupération et le Stockage de l’Energie (JNRSE 2021)

JNRSE
Venue: Online edition, FRANCE
Date: June 2-3, 2021

technical program committee : BASROUR S.

Summary: Les JNRSE 2021 (Journées Nationales sur la Récupération et le Stockage de l’Energie) auront lieu les 2 et 3 juin 2021, organisées par le CEA Grenoble et le TIMA.

Cette 10ème édition des JNRSE sera en ligne.

Les JNRSE fêtent leur 10ème édition en 2021, suite à l'annulation de l'édition 2020 pour cause de coronavirus, et font suite aux neuf premières éditions qui se sont tenues à l’ESIEE (Paris) en 2010, au laboratoire TIMA (Grenoble) en 2012, au laboratoire LAAS (Toulouse) en 2013, au laboratoire SYMME (Annecy) en 2014, au laboratoire IEF (Paris Sud) en 2015, au laboratoire IMS (Bordeaux) en 2016, à l’INSA de Lyon, co-organisées par les laboratoires LGEF, LaMCoS et Ampère en 2017, au laboratoire FEMTO-ST (Besançon) en 2018 et enfin co-organisées par le GREMAN et l'INSA Val de Loire (Blois) en 2019.

Ces journées ont pour objectif de rassembler des chercheurs travaillant sur la conversion, la récupération et le stockage de l'énergie, notamment à échelle réduite, ainsi que sur la conception de systèmes complets énergétiquement autonomes. Des conférences invitées de chercheurs français et étrangers, experts dans ces domaines, apportent un caractère international à la conférence (toutes les présentations seront en anglais).

Les jeunes chercheurs, doctorants ou post doctorants, ont la possibilité de présenter leurs travaux sous forme d’exposé oral ou de poster.

Enfin, l’émergence de nouvelles collaborations ou le renforcement de collaborations existantes, entre laboratoires académiques et/ou industriels, est un des objectifs de ces journées.

27th IEEE International Symposium on On-Line Testing and Robust System Design

IOLTS
Venue: Virtual event, ITALY
Date: June 28-30th, 2021

general chair : NICOLAIDIS M. steering committee member : NICOLAIDIS M. technical program committee : ANGHEL L., BARRAGAN M., BENABDENBI M., DI NATALE Giorgio, LEVEUGLE R., MIR S., NICOLAIDIS M., PAPAVRAMIDOU P., PORTOLAN M., SIMEU E.

Summary: The IEEE International Symposium on On-Line Testing and Robust System explores emerging trends and novel concepts related to all aspects of the robustness of microelectronic circuits and systems.

Dependability, Testing and Fault Tolerance in Digital Systems (DTFT 2021)

DTFT
Venue: Palermo, ITALY
Date: September 1-3, 2021

steering committee member : DI NATALE Giorgio

Thèses soutenances

« Actuellement il n’y aucune soutenance prévue »

Distinctions


Best reading paper - Transactions of Microwave Theory and Techniques (December 2020 issue)

Distinction : Best reading paper - Transactions of Microwave Theory and Techniques
Date: December 2020 issue
Title: Design of mm-Wave Slow-wave Coupled Coplanar Waveguides (TMTT-2020-04-0426)
Authors:
- Marc MARGALEF-ROVIRA, IEEE member (TIMA - RMS team)
- Jose LUGO-ALVAREZ (CEA LETI)
- Alfredo BAUTISTA (Advanced Silicon)
- Loic VINCENT (Grenoble INP)
- Sylvie LEPILLIET (IEMN)
- Abdelhalim A. SAADI (RFIC-Lab)
- Florence PODEVIN, IEEE member (RFIC-Lab)
- Manuel J. BARRAGAN, IEEE member (TIMA - RMS team)
- Emmanuel PISTONO (RFIC-Lab)
- Sylvain BOURDEL (RFIC-Lab)
- Christophe GAQUIERE (IEMN)
- Philippe FERRARI, IEEE Senior Member (RFIC-Lab)

 

Winner of PhD Forum at VLSI-SoC'2019 (Cuzco, PERU)

Distinction : Winner of PhD Forum at VLSI-SoC'2019 (27th IFIP/IEEE International Conference on Very Large Scale Integration)
Date: October 6-9, 2019
Place: Cuzco (PERU)
Title: A Digital Event-Based Strategy for ASK demodulation
Authors:
- Rodrigo IGA JADUE (TIMA - CDSI team)
- Sylvain ENGELS (TIMA - CDSI team)
- Laurent FESQUET (TIMA - CDSI team)

 

Best Paper Award at DDECS'2019 (Cluj Napoca, ROMANIA)

Distinction : Best Paper Award at DDECS'2019 (22nd International Symposium on Design and Diagnostics of Electronics Circuits and Systems)
Date : April 24-26, 2019
Place : Cluj Napoca (ROMANIA)
Title : "Encryption-Based Secure JTAG"
Authors :
- Emanuele VALEA (LIRMM, Montpellier)
- Mathieu DA SILVA (LIRMM, Montpellier)
- Marie-Lise FLOTTES (LIRMM, Montpellier)
- Giorgio DI NATALE (TIMA, AMfoRS team, Grenoble)
- Bruno ROUZEYRE (LIRMM, Montpellier)

 

Jobs

Analyse de robustesse niveau circuit 
en tenant compte des spécifications au niveau système

Équipe : CDSI team

Date de début : 01/04/2021

Durée : 1 an

Profil : De nombreuses applications imposent des contraintes de sûreté et/ou de sécurité, et exploitent des circuits intégrés numériques pour réaliser l'essentiel des traitements tout en répondant aux contraintes fortes en terme de coût, d'autonomie et de taille des systèmes.
Ces circuits peuvent être soumis à des perturbations liées à leur environnement (par exemple les particules atmosphériques, les perturbations électromagnétiques dans le contexte automobile, ou les particules atmosphériques dans le contexte aéronautique), ou à des perturbations volontaires (par exemple, attaques en faute dans le contexte d'un circuit détenant des informations confidentielles). La robustesse de ces circuits face à de telles perturbations doit être évaluée en phase de conception.
Les méthodes employées dans l'état de l'art se limitent en général à l'étude de l'impact d'une erreur interne au circuit sur les valeurs logiques obtenues sur les sorties du circuit.
Ceci est insuffisant, car toutes les valeurs erronées sur les sorties ne conduisent pas forcément à une défaillance du système global.
Les évaluations réalisées sont donc pessimistes, et peuvent conduire à sur-dimensionner les protections par rapport aux besoins réels, ce qui a des conséquences néfastes à la fois sur le coût et l'autonomie du système développé.
Depuis quelques années, une méthodologie a été étudiée au laboratoire pour tenir compte des spécifications globales du système afin d'identifier les cas où des signaux erronés en sortie du circuit n'induisent pas de comportement inacceptable au niveau du système global.
Cette méthodologie, qui est basée sur des assertions spécifiant les comportements acceptables et ceux qui ne le sont pas au niveau du système global, permet d'affiner les résultats et d'être moins pessimiste en terme de risques.

Objectifs :
L'objectif du travail de recherche est d'adapter et d'évaluer certains principes de la méthodologie proposée dans le cas d'un système embarqué comportant un microprocesseur et du logiciel embarqué.
L'étude de cas sera orientée tout d'abord vers un contrôleur de vol pour l'avionique. Une étude en cours pourra servir de base, des résultats étant disponibles pour une implantation FPGA du circuit cible.
La solution actuellement utilisée est d’effectuer une co-simulation de l’environnement système modélisé en SystemC TLM et le processeur décrit au niveau RTL.
Cette solution n’est pas généralisable. Pour effectuer cette co-simulation, il faut que la description du système au niveau SystemC TLM soit disponible et le résultat est très dépendant de la qualité de la description.
Nous proposons donc d’étendre l’utilisation des assertions pour décrire l’environnement et le générer automatiquement. Une solution existe déjà au sein du laboratoire.
Il faudra dans un premier temps vérifier sa pertinence dans le contexte de la sûreté ou de la sécurité (par exemple en cas d’attaque volontaire), et dans un second temps portée la solution au niveau SystemC TLM.
Les assertions seront donc utilisées pour décrire l’environnement et dans la phase d'identification des erreurs critiques ou non critiques. Les résultats obtenus seront comparés à la solution initiale où l'environnement système est directement modélisé en SystemC TLM.

Le travail comprendra les étapes suivantes :
- étude du système proposé et des résultats des travaux antérieurs
- étude de la génération matérielle des assertions sous forme d’observateur ou de réactant
- spécification de l’environnement à partir d’assertions
- génération de l'environnement à partir des assertions pour les injections de fautes par simulation
- implémentation au niveau système de la méthode de génération des réactants
- expérimentations (injections de fautes, analyse des résultats), comparaison avec la méthode initiale, conclusions sur la mise en œuvre de la méthodologie et améliorations/perspectives

Ce stage sera réalisé dans le cadre d'un projet financé par la Région Auvergne-Rhône-Alpes, en collaboration avec le laboratoire LCIS de Valence et plusieurs industriels (Thales, AEDvices).

Personne à contacter : Katell MORIN ALLORY : katell??morin(at)univ-grenoble-alpes??fr

 

 

Image Sensor Design

Équipe : CDSI team

Date de début : April 5th, 2021

Durée : 18 months

Profil : We are hiring an experienced engineer or a post-doc in microelectronics for 18-month mission to transfer our matrix sensor technology to the industry.
The project will include the following steps:
* Study and modeling of the sensor pixel
* Event-based readout validation
* Design and simulation of a Read Out IC
This project is funded by Linksium (Technology Transfer and Startup Builder) and an industrial partner. This latter will support the TIMA laboratory and will offer an access to the sensor technology. Notice that this industrial partner plans to offer a permanent position at the end of the project.

See complete information

Personne à contacter : Laurent FESQUET (TIMA-CDSI team / laurent??fesquet(at)univ-grenoble-alpes??fr / +33 476 57 48 12) and Skandar BASROUR (TIMA-CDSI team / skandar??basrour(at)univ-grenoble-alpes??fr / +33 476 57 43 07)