Recherche

SLS

System Level Synthesis
créée en 1994


Thèmes de recherche

photo SLS

Les défis que posent l'intégration de systèmes complets en technologies CMOS nanométrique sont fortement liés au nombre phénoménal de processeurs que l'on peut implanter sur une puce. L'ITRS prévoit plus de 1000 processeurs en 2020 pour les applications grand public. Dans ce contexte, nous avons identifiés les axes suivants comme majeurs :
  • la définition d'architectures parallèles, configurables et reconfigurables qui permettent d'exploiter pleinement les possibilitées offertes par ces technologies ;
  • la partie logicielle de ces systèmes étant de plus en plus importantes, la définition d'infrastructures permettant de déployer de manière efficace des applications à grande échelle sur des systèmes contraints en ressources est une piste majeure ;
  • l'intégration matérielle/logicielle étant d'une grande complexité, des outils de synthèse, de génération et de simulation performant et scalables sont nécessaires

Pour s'attaquer à ces problèmes, nos recherches portent sur :
  • Architectures parallèles, configurables et reconfigurables
  • Infrastructures logicielles pour les systèmes intégrés
  • Synthèse, génération et simulation de systèmes numériques intégrés

Responsable d'équipe

PETROT Frederic

Dernières publications

Matoussi O., Pétrot F., Loop aware CFG matching strategy for accurate performance estimation in IR-level native simulation, Integration, the VLSI Journal, Ed. Elsevier, Vol. , DOI: j.vlsi.2018.02.001, 2018
 
Chabot M., Requirement Driven automated tests for Cyber-physical Systems, These de Doctorat, 2018
 
Faravelon A., Acceleration of memory accesses in dynamic binary translation, These de Doctorat, 2018
 
Pétrot F., Prost-Boucle A., Bourge A., High-Throughput and High-Accuracy Classification with Convolutional Ternary Neural Networks, International Workshop on Highly Efficient Neural Processing (HENP'2018), Torino, ITALY, Invited Talk, 2018
 
Wicaksana A., Portable infrastructure for heterogeneous reconfigurable devices in a cloud-FPGA environment, These de Doctorat, 2018
 
Rapport annuel d'activité