Recherche
SLS
System Level Synthesis
créée en 1994
Thèmes de recherche
- Architectures parallèles, configurables et reconfigurables
- Infrastructures logicielles pour les systèmes intégrés
- Synthèse, génération et simulation de systèmes numériques intégrés
Les défis que posent l'intégration de systèmes complets en technologies CMOS
nanométrique sont fortement liés au nombre phénoménal de processeurs que l'on
peut implanter sur une puce. L'ITRS prévoit plus de 1000 processeurs en 2020
pour les applications grand public. Dans ce contexte, nous avons identifiés les
axes suivants comme majeurs :
Pour s'attaquer à ces problèmes, nos recherches portent sur :
- la définition d'architectures parallèles, configurables et reconfigurables qui permettent d'exploiter pleinement les possibilitées offertes par ces technologies ;
- la partie logicielle de ces systèmes étant de plus en plus importantes, la définition d'infrastructures permettant de déployer de manière efficace des applications à grande échelle sur des systèmes contraints en ressources est une piste majeure ;
- l'intégration matérielle/logicielle étant d'une grande complexité, des outils de synthèse, de génération et de simulation performant et scalables sont nécessaires
Pour s'attaquer à ces problèmes, nos recherches portent sur :
- Architectures parallèles, configurables et reconfigurables
- Infrastructures logicielles pour les systèmes intégrés
- Synthèse, génération et simulation de systèmes numériques intégrés
Responsable d'équipe
PETROT FredericDernières publications
Hadj Salem K., Optimization of the operation of a generator of memory hierarchies for embedded vision systems, These de Doctorat, 2018
Njoyah Ntafam P., New performance evaluation methods for early and refined software development on SoC platforms, These de Doctorat, 2018
Hadj Salem K., Kieffer Y., Mancini S., Meeting the Challenges of Optimized Memory Management in Embedded Vision Systems Using Operations Research, Recent Advances in Computational Optimization, Results of the Workshop on Computational Optimization WCO 2016, Fidanova, Stefka (Eds.) , Ed. Springer , pp. 177-205, Vol. 717, 2018
Dumas J., Dynamic sharing set for scalable cache coherence protocols, These de Doctorat, 2017
Matoussi O., Native Simulation of MPSoC: Instrumentation and Modeling of NonFunctional Aspects, These de Doctorat, 2017
