Recherche

SLS

System Level Synthesis
créée en 1994


Thèmes de recherche

photo SLS

Les défis que posent l'intégration de systèmes complets en technologies CMOS nanométrique sont fortement liés au nombre phénoménal de processeurs que l'on peut implanter sur une puce. L'ITRS prévoit plus de 1000 processeurs en 2020 pour les applications grand public. Dans ce contexte, nous avons identifiés les axes suivants comme majeurs :
  • la définition d'architectures parallèles, configurables et reconfigurables qui permettent d'exploiter pleinement les possibilitées offertes par ces technologies ;
  • la partie logicielle de ces systèmes étant de plus en plus importantes, la définition d'infrastructures permettant de déployer de manière efficace des applications à grande échelle sur des systèmes contraints en ressources est une piste majeure ;
  • l'intégration matérielle/logicielle étant d'une grande complexité, des outils de synthèse, de génération et de simulation performant et scalables sont nécessaires

Pour s'attaquer à ces problèmes, nos recherches portent sur :
  • Architectures parallèles, configurables et reconfigurables
  • Infrastructures logicielles pour les systèmes intégrés
  • Synthèse, génération et simulation de systèmes numériques intégrés

Responsable d'équipe

PETROT Frederic

Dernières publications

Fernandez-Mesa B.J., Andrade Porras L.-L., Pétrot F., Electronic System Level Design of Heterogeneous Systems: a Motor Speed Control System Case Study, IEEE International New Circuits and Systems Conference (NEWCAS 2019), Munich, GERMANY, 2019
 
Muller O., Prost-Boucle A., Bourge A., Pétrot F., Efficient Decompression of Binary Encoded Balanced Ternary Sequences (Early Access), Transactions on Very Large Scale Integration (VLSI) Systems, Ed. IEEE, Vol. , DOI: 10.1109/TVLSI.2019.2906678, 2019
 
Brignon E., Pierre L., Assertion-Based Verification through Binary Instrumentation, Design, Automation and Test in Europe (DATE'2019), Florence, ITALY, 2019
 
Rousseau F., Muller O., Conception des systèmes VLSI, Techniques de l'Ingénieur, Vol. E 2 455 / Base documentaire : TIB276DUO, 2018
 
Prost-Boucle A., Bourge A., Pétrot F., High-Efficiency Convolutional Ternary Neural Networks with Custom Adder Trees and Weight Compression, ACM Transactions on Reconfigurable Technology and Systems (TRETS) , Ed. ACM IEEE, Vol. 31, No. 3, pp. Article No. 15, DOI: 10.1145/3270764, 2018
 
Rapport annuel d'activité