Recherche
SLS
System Level Synthesis
créée en 1994
Thèmes de recherche
- Architectures parallèles, configurables et reconfigurables
- Infrastructures logicielles pour les systèmes intégrés
- Synthèse, génération et simulation de systèmes numériques intégrés
Les défis que posent l'intégration de systèmes complets en technologies CMOS
nanométrique sont fortement liés au nombre phénoménal de processeurs que l'on
peut implanter sur une puce. L'ITRS prévoit plus de 1000 processeurs en 2020
pour les applications grand public. Dans ce contexte, nous avons identifiés les
axes suivants comme majeurs :
Pour s'attaquer à ces problèmes, nos recherches portent sur :
- la définition d'architectures parallèles, configurables et reconfigurables qui permettent d'exploiter pleinement les possibilitées offertes par ces technologies ;
- la partie logicielle de ces systèmes étant de plus en plus importantes, la définition d'infrastructures permettant de déployer de manière efficace des applications à grande échelle sur des systèmes contraints en ressources est une piste majeure ;
- l'intégration matérielle/logicielle étant d'une grande complexité, des outils de synthèse, de génération et de simulation performant et scalables sont nécessaires
Pour s'attaquer à ces problèmes, nos recherches portent sur :
- Architectures parallèles, configurables et reconfigurables
- Infrastructures logicielles pour les systèmes intégrés
- Synthèse, génération et simulation de systèmes numériques intégrés
Responsable d'équipe
MULLER OlivierDernières publications
Fernandez-Mesa B.J., Andrade Porras L.-L., Pétrot F., Synchronization of Continuous Time and Discrete Events Simulation in SystemC, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Ed. IEEE, Vol. , DOI: 10.1109/TCAD.2020.3019204, 2020
Fernandez-Mesa B.J., Andrade Porras L.-L., Pétrot F., Accurate and Efficient Continuous Time and Discrete Events Simulation in SystemC, Design, Automation and Test in Europe (DATE 2020), Grenoble, FRANCE, 2020
Matoussi O., Pétrot F., Loop aware CFG matching strategy for accurate performance estimation in IR-level native simulation, Integration, the VLSI Journal, Ed. Elsevier, Vol. , 2019
Christodoulis G., Adapting a HPC runtime system to FPGAs, These de Doctorat, 2019
Alcantara Souza M., Cota Freitas H., Pétrot F., Coherence State Awareness in Way-Replacement Algorithms for Multicore Processors, Anais do XX Simpósio em Sistemas Computacionais de Alto Desempenho (WSCAD 2019), pp. 240-251, Campo Grande, BRAZIL, 2019
