Publications

Thèses


< retour aux thèses

« Accélération des accès mémoire dans la traduction binaire dynamique ».

Auteur : A. Faravelon
Directeur de thèse : F. Pétrot
Co-directeur de thèse : O. Gruber
Président du jury : F. Maraninchi
Rapporteur(s) de thèse : E. Rohou , G. Thomas,
Examinateur(s) de thèse : A. Tchana,
These de Doctorat Université Grenoble Alpes
Spécialité : informatique
Soutenance : 20/10/2018
ISBN : 978-2-11-129247-5

Résumé

Dans cette thèse nous nous intéressons à l’accélération des accès mémoire dans la traduction binaire dynamique. Pour cela, nous nous basons sur des méthodes dont la principale finalité est de gérer l’espace mémoire de la cible avec le matériel de l’hôte. Deux grandes méthodes pour cela ont été exploré, l’une basé sur le support matériel à la virtualisation, et l’autre sur un module Linux. Dans le cas du support matériel à la virtualisation, nous avons utilisé le simulateur comme un invité spécifique. Celui-ci jouant un rôle analogue à celui d’un OS, en plus de son rôle de simulateur, pour la cible. En particulier il se charge de lui créer un espace d’adressage enchevêtré, qui puisse être utiliser directement, sans simulation logicielle de la gestion de la mémoire virtuelle. Dans le cas de la méthode basée sur un module Linux, les mêmes finalités sont poursuivi. Mais le simulateur continue de fonctionner comme un processus normal. En revanche, il possède désormais un module compagnon, avec lequel il peut communiquer au travers d’ioctl. Ce module est chargé de manipuler la gestion de la mémoire virtuelle de l’hôte et ce afin de créer un espace d’adressage enchevêtré pour la cible. Ces méthodes ont été implémenté dans Qemu et Linux et mène à des gains de performances significatifs.