Publications

Thèses


< retour aux thèses

« Moniteurs de Vieillissement in-situ: Méthodologie d’intégration et application à la gestion dynamique de la fiabilité ».

Auteur : A. Benhassain
Directeur de thèse : L. Anghel
Co-directeur de thèse : F. Cacho
Rapporteur(s) de thèse : G. Di Natale, C. Maneux,
Examinateur(s) de thèse : M. Nicolaidis, O. Heron,
These de Doctorat Université Grenoble Alpes
Spécialité : Nanoélectronique et Nanotechnologies
Soutenance : 29/05/2017
ISBN : 978-2-11-129225-3

Résumé

Dans les technologies avancées, la course à la haute performance ainsi que la limitation de contraintes de consommation de puissance obligent les designers à mettre en place des nouvelles solutions pour optimiser ces paramètres des circuits intégrés. Une solution possible serait l’adaptation dynamique de la tension d’alimentation (AVS) et éventuellement la fréquence de fonctionnement selon les conditions d’utilisations du circuit. Elle utiliserait des capteurs de violation de délai, nommés aussi moniteurs in-situ. En pratique, il s’agit d’un circuit qui détecte des pré-erreurs, c’est-à-dire des transitions d’un chemin de propagation qui arrivent près du front d’horloge. En se basant sur ces moniteurs de pré-erreurs, la tension pourrait être ajustée et ceci bien avant qu’une erreur se produise. Ainsi, la consommation est optimisée en exploitant les marges de tension inutilisées, utilisées de façon traditionnelle dans le milieu industriel, par la conception d’un circuit dans le pire cas de procédé, tension, et température. Ce travail effectué au sein de STMicroelectronics est développé sur quatre chapitres. Le premier chapitre présente les évolutions technologiques au sein de STMicroelectronics, la variabilité technologique, ainsi que les mécanismes de dégradation monotone de type Bias Temperature Instability (BTI) et sous injections de porteurs chauds (HCI), ou le vieillissement. Aussi, il aborde les impacts liés à ces mécanismes de dégradation, ainsi que les variations du procédé de fabrication, la tension et la température (PVT) sur le délai des portes et des chemins logiques. Le second chapitre est consacré d’une part à l’analyse de l’impact de diverses variations de type PVTs et du vieillissement sur un circuit numérique. D’autre part, le chapitre 2 présente également l’état d’art des moniteurs publiés dans la littérature, ainsi que la caractérisation du moniteur in-situ utilisés dans les circuits de test. Dans le troisième chapitre nous présentons d’abord la méthodologie d’insertion des moniteurs dans le flot de conception des circuits digitaux. Dans un second temps, nous présentons la méthodologie de choix des chemins critiques qui seront observés par des moniteurs, en se basant sur les délais des chemins obtenus par l’analyse statique temporelle (STA) avant et après vieillissement. Le quatrième chapitre présente des résultats expérimentaux des circuits contenant des moniteurs, fabriqués dans les technologies 45nm, 28LP, et 28FDSOI. Ces circuits sont testés dans différents conditions d’utilisations : tensions, températures et usages du circuit mettant en oeuvre la capacité des moniteurs de faire face à ces types de variations. Une proposition de méthodologie d’adaptation des paramètres de fonctionnement du circuit tel que la tension d’alimentation y est aussi présentée.

pdf pdf