Publications

Thèses


< retour aux thèses

« Génération rapide d'accélérateurs matériels par synthèse d'architecture sous contraintes de ressources ».

Auteur : A. Prost-Boucle
Directeur de thèse : F. Rousseau
Co-directeur de thèse : O. Muller
Président du jury : R. Leveugle
Rapporteur(s) de thèse : Ph. Coussy, Y. Augé,
Examinateur(s) de thèse : El-Bay Bourennane ,
These de Doctorat Université de Grenoble
Spécialité : Nanoélectronique et Nanotechnologies
Soutenance : 08/01/2014
ISBN : 978-2-11-129186-7

Résumé

Bien que les FPGA soient très attrayants pour leur performance et leur faible consommation, leur emploi en tant qu'accélérateurs matériels reste marginal. Les logiciels de développement existants ne sont en effet accessibles qu'à un public expert en conception de circuits. Afin de repousser leurs limites, une nouvelle méthodologie de génération basée sur la synthèse d'architecture est proposée. En appliquant des transformations successives à une solution initiale, le processus converge rapidement et permet de respecter strictement des contraintes matérielles, notamment en ressources. Un logiciel démonstrateur, AUGH, a été construit, et des expérimentations ont été menées sur plusieurs applications reconnues. La méthodologie proposée est très proche du processus de compilation pour les microprocesseurs, ce qui permet son utilisation même par des utilisateurs non spécialistes de la conception de circuits numériques.

pdf pdf

Autre localisation