Publications

Thèses


< retour aux thèses

« Robustesse par conception de circuits implantés sur FPGA SRAM et validation par injection de fautes ».

Auteur : M. Ben Jrad
Directeur de thèse : R. Leveugle
Président du jury : F. Pétrot
Rapporteur(s) de thèse : A. Dandache, B. Rouzeyre,
These de Doctorat Université de Grenoble
Spécialité : micro et nano électronique
Soutenance : 01/07/2013
ISBN : 978-2-11-129177-5

Résumé

Cette thèse s'intéresse en premier lieu à l'évaluation des effets fonctionnels des erreurs survenant dans la mémoire SRAM de configuration de certains FPGAs. La famille Virtex II Pro de Xilinx est utilisée comme premier cas pratique d'expérimentation. Des expérimentations sous faisceau laser nous ont permis d’avoir une bonne vue d’ensemble sur les motifs d’erreurs réalistes qui sont obtenus par des sources de perturbations réelles. Une méthodologie adaptée d'injection de fautes a donc été définie pour permettre une meilleure évaluation, en phase de conception, de la robustesse d'un circuit implanté sur ce type de technologie. Cette méthodologie est basée sur de la reconfiguration dynamique. Le même type d'approche a ensuite été évalué sur plusieurs cibles technologiques, ce qui a nécessité le développement de plusieurs environnements d’injection de fautes. L'étude a pour la première fois inclus la famille AT40K de ATMEL, qui permet un type de reconfiguration unique et efficace. Le second type de contribution concerne l'augmentation à faible coût de la robustesse de circuits implantés sur des plateformes FPGA SRAM. Nous proposons une approche de protection sélective exploitant les ressources du FPGA inutilisées par l'application. L'approche a été automatisée sur plusieurs cibles technologiques (Xilinx, Altera) et l'efficacité est analysée en utilisant les méthodes d'injection de fautes précédemment développées.

pdf pdf

Autre localisation