Publications

Thèses


< retour aux thèses

« Vérification de propriétés logico-temporelles de spécifications SystemC TLM ».

Auteur : L. Ferro
Directeur de thèse : L. Pierre
Président du jury : R. Pacalet
Rapporteur(s) de thèse : E.M. Aboulhamid, L. Torres,
These de Doctorat Université de Grenoble
Spécialité : Micro et Nano Electronique
Soutenance : 11/07/2011
ISBN : 978-2-84813-169-6

Résumé

Au-delà de la formidable évolution en termes de complexité du circuit électronique en soi, son adoption et sa diffusion ont connu, au fil des dernières années, une explosion dans un très grand nombre de domaines distincts. Un système sur puce peut incorporer une combinaison de composants aux fonctionnalités très différentes. S’assurer du bon fonctionnement de chaque composant, et du système complet, est une tâche primordiale et épineuse. Dans ce contexte, l’Assertion-Based Verification (ABV) a considérablement gagné en popularité ces dernières années : il s’agit d’une démarche de vérification où des propriétés logico-temporelles, exprimées dans des langages tels que PSL ou SVA, spécifient le comportement attendu du design. Alors que la plupart des solutions d’ABV existantes se limitent au niveau transfert de registres (RTL), la contribution décrite dans cette thèse s’efforce de résoudre un certain nombre de limitations et vise ainsi une solution mature pour le niveau transactionnel (TLM) de SystemC. Une technique efficace de construction de moniteurs de surveillance à partir de propriétés PSL est proposée : cette technique, inspirée d’une approche originale existante pour le niveau RTL, est ici adaptée à SystemC TLM. Une méthode spécifique de surveillance des actions de communication à haut niveau d’abstraction est également détaillée. Les possibilités offertes par la technique présentée sont significativement étendues en proposant, pour les propriétés écrites en langage PSL, à la fois un support formel et une mise en œuvre pratique pour des variables auxiliaires globales et locales, qui constituent un élément essentiel lors des spécifications à haut niveau d’abstraction. Tous ces concepts sont également implémentés dans un outil prototype. Afin d’illustrer l’intérêt de la solution proposée, diverses expérimentations sont effectuées avec des designs aux dimensions et complexités différentes. Les résultats obtenus permettent de souligner le fait que la méthode de vérification dynamique suggérée reste applicable pour des designs de taille réaliste.

pdf pdf

Autre localisation