Publications

Thèses


< retour aux thèses

« Technique de BIST pour synthétiseurs de fréquence RF ».

Auteur : A. Asquini
Directeur de thèse : S. Mir
Co-directeur de thèse : J.L. Carbonero
Président du jury : B. Courtois
Rapporteur(s) de thèse : A. Kaiser, A. Richardson,
These de Doctorat Université de Grenoble
Spécialité : Microélectronique
Soutenance : 22/01/2010
ISBN : 978-2-84813-149-8

Résumé

Le coût et le temps de test élevés des testeurs RadioFréquences (RF) poussent à l’optimisation de test, voir même à des méthodes alternatives de test pour les circuits analogiques-mixtes RF. Jusqu'à présent, le test des circuits RF était effectué par la validation des spécifications fonctionnelles du circuit. Cependant, à cause des contraintes imposées par les fréquences en jeu de plus en plus élevées et par des temps de test les plus réduits possible, la mesure de certaines spécifications fonctionnelles, même sur testeurs dédiés, n’est plus faisable. Il est ainsi nécessaire de développer de nouvelles méthodes de test permettant de répondre à ces besoins. Cette thèse a pour objectif de commencer le développement d’un bouquet des circuits de test sur puce de type BIST (Built-In Self Test) le plus général possible pour les circuits RF afin de supporter l’étape de conception et d’optimiser le test de production. La validation de ces circuits de BIST est orientée défaut. Le développement de la stratégie de validation d’un circuit de BIST se base sur les points suivants : choix des mesures de test avec simulation du circuit sous test ; modélisation des mesures de test et de spécifications du circuit sous test a travers simulations Monte-Carlo ; génération d’une population statistiquement plus représentative a travers la théorie des Copules ; génération d’une liste de fautes qui peuvent se produire dans le circuits sous test ; simulations d’injection de fautes ; analyse des métriques de test telles que le taux de couverture, le taux de circuits défaillants qui passent le test (defect level) et le rejet de circuits fonctionnels par le test (yield loss). Ces travaux ont été menés sur un cas d’étude industriel de type synthétiseur de fréquence, PLL (Phase-Locked Loop), conçu à STMicroelectronics.

pdf pdf

Autre localisation