Publications

Thèses


< retour aux thèses

« Architecture de circuit intégré reconfigurable, très haut débit et basse consommation pour le traitement numérique de l'OFDM avancé ».

Auteur : C. Sahnine
Directeur de thèse : F. Pétrot
Co-directeur de thèse : N.- E. Zergainoh
Président du jury : M. Béllanger
Rapporteur(s) de thèse : E. Casseau, J.-F. Hélard,
These de Doctorat Institut National Polytechnique de Grenoble - INPG
Spécialité : Micro et Nano Electronique
Soutenance : 30/01/2009
ISBN : 978-2-84813-130-6

Résumé

Cette thèse a pour but d'étudier les architectures de circuits intégrés pour le traitement numérique de l'OFDM avancé, très haut débit et multi-standard. Ces architectures visent à développer à la fois des puissances de calculs plus élevées pour répondre aux exigences de débit, ainsi que des capacités de reconfiguration pour des applications multi-standard. Elles doivent aussi respecter une contrainte de consommation réduite du fait de l'environnement embarqué des terminaux mobiles. En termes de solutions avancées, nous considérons deux schémas différents de la modulation OFDM, l'OFDM/QAM et l'OFDM/OQAM. Nous proposons une architecture à base de mémoires utilisant un multiplexage temporel des opérations sur une matrice de calcul à gros grain optimisée pour le traitement de la transformée de Fourier rapide et le filtrage polyphase. Nous proposons aussi une stratégie pour la gestion des mémoires.

pdf pdf

Autre localisation