Publications

Thèses


< retour aux thèses

« Systeme a microprocesseur asynchrone basse consommation ».

Auteur : D. Rios
Directeur de thèse : M. Renaudin
Co-directeur de thèse : G. Sicard
Président du jury : R. Leveugle
Rapporteur(s) de thèse : Ch. Piguet, J-D. Legat,
These de Doctorat Grenoble INP
Spécialité : micro et nano électronique
Soutenance : 18/09/2008
ISBN : 978-2-84813-122-1

Résumé

Cette thèse présente une contribution à la conception de circuits asynchrones Quasi Insensibles aux Délais (QDI) faible consommation. Une brève étude des méthodes d'estimation de l'énergie dans les circuits CMOS est présentée. Dans le deuxième chapitre, la méthodologie proposée sera présentée. Cette méthodologie utilise trois outils qui permettent la synthèse, l'optimisation et l'estimation d'énergie des circuits asynchrones QDI. La conception de ces circuits se fait à partir d'un langage de haut niveau (CHP). Le troisième chapitre expose une étude sur les choix d'architectures lors de la conception des circuits asynchrones QDI en utilisant la méthodologie proposée. Une comparaison avec les équivalents synchrones des architectures étudiées sera aussi montrée. Finalement, le quatrième chapitre présente une technique pour réduire la consommation d'un circuit en régulant la tension d'alimentation avec un asservissement à boucle fermée pour contrôler la tension d'alimentation.

pdf pdf

Autre localisation