Publications

Thèses


< retour aux thèses

« Analyse de sûreté par injection de fautes dans un environnement de prototypage à base de FPGA ».

Auteur : P. Vanhauwaert
Directeur de thèse : R. Leveugle
Président du jury : F. Pétrot
Rapporteur(s) de thèse : H. Mehrez,
These de Doctorat Institut National Polytechnique de Grenoble - INPG
Spécialité : Micro et Nano Electronique
Soutenance : 04/04/2008
ISBN : 978-2-84813-115-3

Résumé

L’évolution des technologies microélectroniques augmente la sensibilité des circuits intégrés face aux perturbations (impact de particules, perte de l’intégrité du signal…). Le comportement erroné d’un circuit peut être inacceptable et une analyse de sûreté à haut niveau d’abstraction permet de choisir les protections les plus adaptées et de limiter le surcoût induit par une éventuelle reprise de la description. Cette thèse porte sur le développement d’une méthodologie et d’un environnement améliorant l’étude de la robustesse de circuits intégrés numériques. L’approche proposée met en œuvre un prototype matériel d’une version instrumentée du circuit à analyser. L’environnement comprend trois niveaux d’exécution dont un niveau logiciel embarqué qui permet d’accélérer les expériences en conservant une grande flexibilité : l’utilisateur peut obtenir le meilleur compromis entre complexité de l’analyse et durée des expériences. Nous proposons également de nouvelles techniques d’instrumentation et de contrôle des injections afin d’améliorer les performances de l’environnement. Une évaluation prédictive de ces performances renseigne l’utilisateur sur les paramètres les plus influents et sur la durée de l’analyse pour un circuit et une implantation de l’environnement donnés. Enfin la méthodologie est appliquée pour l’analyse de deux systèmes significatifs dont un système matériel/logiciel construit autour d’un microprocesseur SparcV8.

pdf pdf

Autre localisation