Publications

Thèses


< retour aux thèses

« Une méthodologie de conception de circuits intégrés quasi-insensibles aux délais :application à l'étude et à la réalisation d'un processeur RISC 16-bit asynchrone ».

Auteur : P. Vivet
Directeur de thèse : M. Renaudin
These de Doctorat Grenoble INP
Spécialité : Electronique, électrotechnique, automatique
Soutenance : 21/06/2001
ISBN : 2-913329-683

Résumé

Les circuits asynchrones se caractérisent par l'absence d'horloge. Ils offrent des propriétés intéressantes pour l'intégration de systèmes dans les technologies submicroniques telles que robustesse, faible bruit, faible consommation, bonne modularité. Cependant, le manque de méthodes et outils de conception est un frein à leur développement. Les travaux présentés dans cette thèse portent sur la définition d'une méthodologie de conception de circuits intégrés asynchrones quasi-insensibles aux délais. Celle-ci permet d'une part la modélisation dans un langage de haut-niveau et la simulation dans un environnement standard et d'autre part la génération de circuits uniquement constitués de cellules standard. Cette méthodologie a été appliquée à l'étude et à la réalisation d'un processeur RISC 16-bit. Son architecture originale permet d'effectuer l'envoi des instructions dans l'ordre et de les terminer dans le désordre. Ce prototype fabriqué dans la technologie 0.25um de STMicroelectronics est l'un des processeurs asynchrones le plus rapide réalisé à ce jour

pdf pdf

Autre localisation