Publications

Thèses


< retour aux thèses

« Conception d'une architecture de BIST analogique et mixte programmable en technologie CMOS très submicronique ».

Auteur : G. Prenat
Directeur de thèse : B. Courtois
These de Doctorat Institut National Polytechnique de Grenoble - INPG
Spécialité : Micro et Nano Electronique
Soutenance : 18/11/2005
ISBN : ISBN 2-84813-075-X
Pages : 145

Résumé

Ce mémoire présente une technique de BIST dont l'interface est totalement numérique, pour le test fréquentiel de circuits analogiques et mixtes. L'objectif de cette approche est de faciliter les techniques de test à bas coût des Systèmes sur Puce, rendant le test des blocs mixtes compatibles avec l'utilisation de testeurs numériques. La génération de signal de test analogique est réalisée sur la puce elle-même par un filtrage passe-bas d'un train binaire encodé par un modulateur Sigma-Delta. L'analyse harmonique de la réponse analogique est également réalisée sur la puce en utilisant une modulation par un signal carré et une modulation par un modulateur Sigma-Delta. La génération de signal analogique et l'analyse de la réponse de test étant programmables numériquement sur la puce, la compatibilité avec un testeur numérique à faible coût est assurée. L'optimisation des signatures de test est discutée en détail pour trouver un compromis entre temps et qualité du test.

pdf pdf

Autre localisation