Publications

Thèses


< retour aux thèses

« Ordonnancement et optimisations pour la synthèse de haut niveau des circuits de contrôle ».

Auteur : M. Rahmouni
Directeur de thèse : A.-A. Jerraya
These de Doctorat Institut National Polytechnique de Grenoble - INPG
Soutenance : 21/02/1997
Pages : 140

Résumé

La plupart des algorithmes d'ordonnancement existants dans le domaine de la synthèse de haut niveau sont conçus pour des applications dominées par les données telles que les applications de traitement de signal. Ces algorithmes ont pour objectif de minimiser le coût de la partie opérative. Cependant, dans les circuits de commande modernes, les performances de la partie contrôle domiment la performance globale du circuit. Il est donc nécessaire de prendre en compte les caractéristiques de ces applications et de développer un ensemble de techniques qui permettent de minimiser le coût de la partie contrôle. Cette thèse présente de nouvelles techniques d'ordonnancement pour différentes architectures de contrôleur ainsi qu'une étude sur l'interprétation des structures du langage VHDL par la synthèse de haut niveau. Les approches développées se concentrent sur l'optimisation de la surface du contrôleur et de la performance du circuit. Les algorithmes réalisés ont été intégrés dans l'outil de synthèse de haut niveau AMICAL. Les résultats montrent leur efficacité sur des exemples réels de circuits dominés par le contrôle.