Coopération

Séminaires


< retour aux séminaires

Hassen MESTIRI, Faculté des Sciences de Monastir-Tunisie

Theme: Contre-mesures contre les attaques par fautes pour AES et SHA-2
Date: Le mercredi 15 octobre à 16h , salle T312 à TIMA

Biography

Mr. Hassen MESTIRI a obtenu son diplôme de maîtrise en ‘Electronique’ en 2009 et son diplôme de Mastère en ‘Dispositifs et Systèmes Microélectroniques’ en 2011 de la Faculté des Sciences de Monastir-Tunisie. Actuellement, il est étudiant chercheur en thèse à la Faculté des Sciences de Monastir. Ses recherches portent sur l'implémentation matérielle des algorithmes cryptographiques sur FPGA et sur la sécurité des systèmes embarqués.

Abstract

Les attaques par injection de fautes permettent à un attaquant d’obtenir des informations secrètes en perturbant l’exécution d’une application cryptographique. Ces attaques sont liées étroitement à l’algorithme. Nous avons réalisé une étude comparative entre les différents types des contre-mesures existantes pour l'AES. Cette étude a montré que les systèmes basés sur la redondance des informations réalisent un compromis entre la capacité de détection des fautes et le coût de l'implémentation. Nous avons proposé une méthode de contre-mesure basée sur de type de redondance. Les résultats expérimentaux montrent que ce système est capable de détecter 100% de fautes simples et environ 99,998 % des fautes aléatoires tandis qu'il limite la dégradation de la fréquence de l’AES (environ 7,26%). La technique de redondance temporelle est basée sur la ré-exécution d’un même calcul sur le même bloc matériel et la comparaison des différents résultats obtenus. Bien que cette technique permette de détecter toutes les fautes transitoires sur un cycle, elle nécessite une augmentation de 100% du temps d’exécution. Pour contourner cet inconvénient, nous avons proposé une nouvelle méthode de contre-mesure basée sur la modification d’architecture pour l’algorithme AES. Les résultats expérimentaux montrent que le système proposé est capable de détecter 100% des fautes simples et multiples et d'augmenter la fréquence de fonctionnement de l'AES d'environ 49%. Cependant, on remarque une augmentation de la surface de l’AES (d'environ 18,71%). Nous avons également mené une analyse détaillée des effets des fautes injectées sur les fonctions de Hachage SHA-2 (512 bits). Suite à cette analyse, nous avons proposé un système de détection de fautes pour sécuriser SHA-2. Ce système a été implémenté sur une plateforme FPGA de type Virtex 5. Les résultats expérimentaux montrent que le système proposé est capable de détecter 100% des fautes transitoires et permanentes mais qu'il engendre une dégradation de la fréquence de fonctionnement.