Coopération

Séminaires


< retour aux séminaires

Dr. Ramy ISKANDER, Paris VI - LIP6-SoC/CIAN

Theme: Connaissance et synthèse en vue de la conception et la réutilisation de circuits analogiques intégrés
Date: vendredi 10 avril 2009 à 16 H, salle T312 du labo TIMA

Biography

En 1992, Mr . Ramy ISKANDER a recu le diplôme d'ingenieur en Genie Electrique et Informatique d'Université Ain shams, Egypte. En 1997, Mr. ISKANDER a joigné la division analogique et simulation mixte à Mentor Graphics, Oregon, USA. En 1998, Mr. ISKANDER a reçu son Master sur le sujet de synthèse numérique haut niveau, la modélisation en VHDL et les techniques de partitionnement, du Departement Genie Electrique et Informatique, Université Ain Shams, Egypte. En 1999, Mr. ISKANDER a travaillé comme consultant a Mentor Graphics et a développé l'outil de synthése analogique AMIGO qui a était publié à DATE 2003. En 2004, Mr. ISKANDER a reçu le M.Sc. dans le domaine de la conception et la synthèse analogique, de l'Université Pierre et Marie Curie, LIP6-SoC Lab, Paris France. En 2008, Mr. ISKANDER a reçu le doctorat dans l'informatique et la microélectronique de l'UPMC/LIP6./SOC. Depuis 2007, Mr. ISKANDER est ATER Docteur à l'UPMC/LIP6/SOC/CIAN.

Abstract

L'industrie des semi-conducteurs continue ses progès impressionnants dans la miniaturisation des circuits intégrés VLSI. Les concepteurs ont inventé des méthodes permettant d'exploiter la complexité croissante des circuits intégrés à haute densité d'intégration. L'une d'elles consiste à concevoir des systèmes embarqués sur puce (SoC) à l'aide de blocs pré-existants et déjà validés (appelés IP, comme Intellectual Property), qu'ils aient été élaborés en interne à l'entreprise réalisant l'intégration du SoC ou issus d'une tierce partie. Disposer d'une bibliothèque de blocs IP paramétrés selon leurs performances en temps, surface et consommation est une clef pour optimiser le système intégré vis à vis de l'application ciblée. S'il existe un flot standard bien établi pour concevoir les blocs intégrés numériques, reposant sur une méthode de conception descendante, la conception de circuits analogiques reste toujours une opération sur mesure. Alors que les systèmes intégrés sur puce sont souvent mixtes analogique-numérique, les méthodes de conception diffèrent complètement entre les deux mondes. Dans ma thèse, je propose une méthode originale pour automatiser le dimensionnement et la polarisation d'un circuit analogique dans le cas général, conduisant ainsi à une définition possible d'un IP analogique. Cette méthode permet de générer automatiquement une procédure pour calculer les dimensions d'une topologie électrique connue et son point de fonctionnement en se fondant sur l'expression de la connaissance du concepteur. Cette méthode permet de détecter des hypothèses conflictuelles émises par le concepteur et de traiter les cycles résultant des boucles de contre-réaction. Plusieurs circuits analogiques sont présentés pour illustrer la généralité et la précision de cette approche. Mots Clefs Microélectronique, conception assistée de circuits intégrés, circuits intégrés analogiques CMOS, modélisation du transistor MOS, IP analogique, point de polarisation.