Coopération

Séminaires


< retour aux séminaires

Dr. Mounir BENABDENBI, Paris VI – Laboratoire LIP6-Soc

Theme: Architectures matérielles/logicielles pour le test et la tolérance aux pannes des SoCs et MP2SoCs
Date: vendredi 10 avril 2009 à 15 H, salle T312 du labo TIMA

Biography

Mounir Benabdenbi a obtenu un DEA de microélectronique au LIRMM à Montpellier en 1998 et un doctorat en informatique à l'université Pierre et Marie Curie en 2002 dans le laboratoire d'informatique de Paris 6 (LIP6), sous la direction de Meryem Marzouki. La thèse était intitulée "Conception en vue du test de systèmes sur puces". Après un postdoctorat effectué au LIP6 et portant sur le test matériel/logiciel des SoCs, il a été recruté comme Maitre de Conférences en 2003. Depuis il dirige au LIP6 les activitées liées au test des SoCs et plus récemment les aspects fiabilité et tolérance au pannes des MP²SoCs.

Abstract

Avec une capacité d'intégration toujours croissante, l'industrie de la microélecronique doit faire face à de nouveaux défis en ce qui concerne la testabilité et la fiabilité des systèmes sur puce. Les techniques matérielles classiques utilisées pour tester des circuits de plus en plus complexes deviennent difficiles à implémenter car trop coûteuses et peuvent s'avérer insuffisantes pour garantir un certain niveau de qualité. Une piste pour remédier à cela consiste à réutiliser les ressources fonctionnelles du SoC pour tester les différents coeurs du circuit. Plus particulièrement, utiliser les processeurs embarqués pour séquencer le test est une option qui parait prometteuse et cela d'autant plus que ceux ci sont de plus en plus nombreux dans les circuits. On parle alors dans ce cas de test "logiciel" des SoCs (Software-based SoC testing). Dans un premier temps nous verrons comment on peut tirer parti de ce test logiciel pour tester un SoC en production. Nous verrons ensuite comment utiliser les ressources logicielles des futurs systèmes multi-processeurs massivement parallèles (MP²SoC) pour que ceux-ci s'adaptent aux défaillances pouvant survenir lorsqu'ils sont dans leur environnement d'exécution, l'objectif étant qu'ils continuent à assurer leur mission en présence de pannes.