Recherche

SLS

System Level Synthesis
créée en 1994


Thèmes de recherche

photo SLS

Les défis que posent l'intégration de systèmes complets en technologies CMOS nanométrique sont fortement liés au nombre phénoménal de processeurs que l'on peut implanter sur une puce. L'ITRS prévoit plus de 1000 processeurs en 2020 pour les applications grand public. Dans ce contexte, nous avons identifiés les axes suivants comme majeurs :
  • la définition d'architectures parallèles, configurables et reconfigurables qui permettent d'exploiter pleinement les possibilitées offertes par ces technologies ;
  • la partie logicielle de ces systèmes étant de plus en plus importantes, la définition d'infrastructures permettant de déployer de manière efficace des applications à grande échelle sur des systèmes contraints en ressources est une piste majeure ;
  • l'intégration matérielle/logicielle étant d'une grande complexité, des outils de synthèse, de génération et de simulation performant et scalables sont nécessaires

Pour s'attaquer à ces problèmes, nos recherches portent sur :
  • Architectures parallèles, configurables et reconfigurables
  • Infrastructures logicielles pour les systèmes intégrés
  • Synthèse, génération et simulation de systèmes numériques intégrés

Responsable d'équipe

PETROT Frederic

Dernières publications

Wicaksana A., Portable infrastructure for heterogeneous reconfigurable devices in a cloud-FPGA environment, These de Doctorat, 2018
 
France-Pillois M., Hardware support for inter-process communication in multiprocessor system, These de Doctorat, 2018
 
France-Pillois M., Martin J., Rousseau F., Linux Synchronization Barrier on MPSoC: Hardware/Software Accurate Study and Optimization, International Conference on Application-Specific Systems, Architectures and Processors (ASAP 2018), pp. 1-4, Milano, ITALY, DOI: doi.org/10.1109/ASAP.2018.8445120, 2018
 
Christodoulis G., Selva M., Broquedis F., Desprez F., Muller O., An FPGA target for the StarPU heterogeneous runtime system, 13th International Symposium on Reconfigurable Communication-centric Systems-on-Chip (RECOSOC 2018), pp. 1-8, Lille, FRANCE, DOI: 10.1109/ReCoSoC.2018.8449373, 2018
 
Hadj Salem K., Optimization of the operation of a generator of memory hierarchies for embedded vision systems, These de Doctorat, 2018
 
Rapport annuel d'activité