Recherche

SLS

System Level Synthesis
créée en 1994


Thèmes de recherche

photo SLS

Les défis que posent l'intégration de systèmes complets en technologies CMOS nanométrique sont fortement liés au nombre phénoménal de processeurs que l'on peut implanter sur une puce. L'ITRS prévoit plus de 1000 processeurs en 2020 pour les applications grand public. Dans ce contexte, nous avons identifiés les axes suivants comme majeurs :
  • la définition d'architectures parallèles, configurables et reconfigurables qui permettent d'exploiter pleinement les possibilitées offertes par ces technologies ;
  • la partie logicielle de ces systèmes étant de plus en plus importantes, la définition d'infrastructures permettant de déployer de manière efficace des applications à grande échelle sur des systèmes contraints en ressources est une piste majeure ;
  • l'intégration matérielle/logicielle étant d'une grande complexité, des outils de synthèse, de génération et de simulation performant et scalables sont nécessaires

Pour s'attaquer à ces problèmes, nos recherches portent sur :
  • Architectures parallèles, configurables et reconfigurables
  • Infrastructures logicielles pour les systèmes intégrés
  • Synthèse, génération et simulation de systèmes numériques intégrés

Responsable d'équipe

MULLER Olivier

Dernières publications

Wicaksana A., Muller O., Rousseau F., Sasongko A., Maintaining Communication Consistency during Task Migrations in Heterogeneous Reconfigurable Devices, Multi-Processor System-on-Chip 1: Architectures, Liliana Andrade Porras & Frédéric Rousseau (Eds.) , Ed. Wiley, Chichester, UK, pp. 255-285, Vol. 1, 2021
 
Vianes A., Rousseau F., Study and Comparison of Hardware Methods for Distributing Memory Bank Accesses in Many-core Architectures, Multi-Processor System-on-Chip 1: Architectures, Liliana Andrade Porras & Frédéric Rousseau (Eds.) , Ed. Wiley, Chichester, UK, pp. 161-194, Vol. 1, 2021
 
France-Pillois M., Martin J., Rousseau F., A Non-intrusive Tool Chain to Optimize MPSoC End-to-end Systems, ACM Transactions on Architecture and Code Optimization , Ed. ACM IEEE, Vol. 18, No. 2, DOI: 10.1145/3445030, 2021
 
Andrade Porras L.L., Rousseau F. (Eds.), Multi-Processor System-on-Chip 1: Architectures, Vol. 1, pp. 272, Ed. Wiley, Chichester, UK, 2021
 
Andrade Porras L.L., Rousseau F. (Eds.), Multi-Processor System-on-Chip 2: Applications, Vol. 2, pp. 272, Ed. Wiley, Chichester, UK, 2021
 
Rapport annuel d'activité