Recherche

SLS

System Level Synthesis


Thèmes de recherche

photo SLS

Les défis que posent l'intégration de systèmes complets en technologies CMOS nanométrique sont fortement liés au nombre phénoménal de processeurs que l'on peut implanter sur une puce. L'ITRS prévoit plus de 1000 processeurs en 2020 pour les applications grand public. Dans ce contexte, nous avons identifiés les axes suivants comme majeurs :
  • la définition d'architectures parallèles, configurables et reconfigurables qui permettent d'exploiter pleinement les possibilitées offertes par ces technologies ;
  • la partie logicielle de ces systèmes étant de plus en plus importantes, la définition d'infrastructures permettant de déployer de manière efficace des applications à grande échelle sur des systèmes contraints en ressources est une piste majeure ;
  • l'intégration matérielle/logicielle étant d'une grande complexité, des outils de synthèse, de génération et de simulation performant et scalables sont nécessaires

Pour s'attaquer à ces problèmes, nos recherches portent sur :
  • Architectures parallèles, configurables et reconfigurables
  • Infrastructures logicielles pour les systèmes intégrés
  • Synthèse, génération et simulation de systèmes numériques intégrés

Responsable d'équipe

PETROT Frederic

Dernières publications

Vivet P., Thonnard Y., Lemaire R., Santos Cr., Beigné E., Bernard Ch., Darve F., Lattard D., Miro-Panades I., Dutoit D., Clermidy F., Cheramy S., Sheibanyrad H., Pétrot F., Flamand E., Michailos J., Arriordaz A., Wang L., Schloeffel J., A 4 × 4 × 2 Homogeneous Scalable 3D Network-on-Chip Circuit With 326 MFlit/s 0.66 pJ/b Robust and Fault Tolerant Asynchronous 3D Links, IEEE Journal of Solid State Circuits, Vol. 52, No. 1, pp. 33-49, DOI: 10.1109/JSSC.2016.2611497, 2017
 
Cunha M., Matoussi O., Pétrot F., Detecting Software Cache Coherence Violations in MPSoC Using Traces Captured on Virtual Platforms, Journal on Transactions on Embedded Computing Systems (TECS), Ed. ACM, NY, USA, Vol. 16, No. 2, pp. 30:1-30:21, DOI: 10.1145/2990193, 2017
 
Michel L., Pétrot F., Dynamic Binary Translation of VLIW Codes on Scalar Architectures, IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Ed. IEEE, Vol. 36, No. 5, pp. 789-800, DOI: 10.1109/TCAD.2016.2604294, 2017
 
Bel Hadj Amor H., Sheibanyrad H., Pétrot F., A Meta-Routing Method to Create Multiple Virtual Logical Networks on a Single Hardware NoC, 2017 IEEE Computer Society Annual Symposium on VLSI (ISVLSI'17), pp. 200-205, Bochum, GERMANY, DOI: 10.1109/ISVLSI.2017.43, 2017
 
Alemdar H., Leroy V., Prost-Boucle A., Pétrot F., Ternary neural networks for resource-efficient AI applications, 2017 International Joint Conference on Neural Networks (IJCNN'17), pp. 2547-2554, Anchorage, AK, UNITED STATES, DOI: 10.1109/IJCNN.2017.7966166, 2017
 
Rapport annuel d'activité